驱动级功耗与热设计预算深度 — Pgate 分解 / 自发热 / buffer 定型

栅极驱动电流页 §2 给了 Pgate = Qg·Vdrive·fsw,并指出它由驱动供电承担(决定隔离 DC/DC 选型)。但供电要提供的全部功率 ≠ driver IC die 实际发的热——这笔能量在栅极回路里被一圈串联电阻分摊烧掉,只有落在 driver 内部 Ron 上的那份才热 IC die:

• 供电视角:Pgate 全部由隔离 DC/DC 出,选电源按这个
• IC 散热视角:只有内部 Ron 份额热 driver die → 核 Tj 用这一份(§4)
• 把两者混为一谈 = 要么电源选小了,要么误判 IC 过热

栅极回路是 driver 内部 Ron → 外置 Rg → 器件内部 Rg,int 的串联。Pgate 这笔能量(每周期 Qg 充放 + 储能最终也放掉)在这圈电阻上按阻值比例分摊:

• 落在 driver 内部 Ron(热 driver IC die):份额 = 开通路 + 关断路两份之和 $\approx \frac{1}{2}{P}_{\text{gate}}(R_{\text{drv,src}}/R_{\text{tot,on}}+R_{\text{drv,sink}}/R_{\text{tot,off}})$——每路各搬半周期 Qg 能量,且 src/sink 内阻也不同,不是单一 Ron/Rtotal 比
• 落在外置 Rgon/Rgoff:热 PCB 上的栅极电阻(选功率档 + 散热)
• 落在器件内部 Rg,int:热功率器件的栅极网络(模块内多 die 时不可忽略)

$R_{\text{total}}$ 开通路 = Rdrv,src + Rgon + Rg,int,关断路 = Rdrv,sink + Rgoff + Rg,int(两路阻值常不同,见 电流页 §3)。工程含义:想给 driver IC 减负,加大外置 Rg 份额(把热挪到 PCB)——但这会拖慢边沿、增开关损耗,是 driver 自发热 vs 开关损耗的取舍;顶不住就上 buffer(§6)。

栅极电流是脉冲串:每次跳变起点峰值 $I_{\text{peak}}=V_{\text{drive}}/R_{\text{total}}$,随充电指数衰减。两个量别混:

• 峰值 Ig:定边沿速度 + driver 输出级瞬时电流能力(对 datasheet IOH/IOL),也定 buffer 峰流需求
• RMS Ig:定各电阻的 I²R 发热和 driver 输出级的热——这才是散热定型量
• 平均 Ig = Qg·fsw(供电平均电流),但 RMS ≫ 平均(脉冲窄、占空小)

分 source/sink 两路:**开通(source)电流从正电源经 Rdrv,src + Rgon 灌入栅极;关断(sink)电流从栅极经 Rdrv,sink + Rgoff 拉到负电源。两路峰值/RMS/占空各算。别把「峰流大」当「更热 driver die」:die 发热按各路 $R_{\text{drv}}/R_{\text{tot}}$ 份额(能量加权)分(§2/§4)。现代隔离 driver 的下拉阻抗做得小、抗 Miller 快速钳到负轨——如 UCC21750-Q1 下拉 $R_{\text{OUTL}}=0.3\Omega$;而上拉是 hybrid 结构,DC 规格 $R_{\text{OUTH}}=2.5\Omega$ 只管接近 VDD 的低电流尾段,开关瞬态期间有效上拉阻 $R_{\text{OH,eff}}\approx 2R_{\text{OUTL}}\approx 0.7\Omega$(datasheet §8.3.2)。于是关断(sink)路虽因 Rgoff 小而峰流/RMS 更大,却因下拉 0.3Ω 仍略小于开通路有效阻 0.7Ω 而热 die 反而略少;开通(source)路常才是热 die 的主力——但只约为 sink 路的 2×,并非 DC 值 2.5/0.3≈8× 那样悬殊。判"哪路更热 driver"必须用开关瞬态的有效上拉阻 $R_{\text{OH,eff}}$(非 DC 的 $R_{\text{OUTH}}=2.5\Omega$)**按能量加权算 $R_{\text{drv,path}}/R_{\text{tot,path}}$,不能用峰流大小反推。

driver IC die 的总内耗不止栅驱那份,要全算进 Tj:

• 栅驱内阻份额:§2 的内部 Ron 那份(不是全部 Pgate)
• 静态 Iq·Vcc:driver 自身工作电流 × 供电(双电源都算)
• 隔离传输 Piso:隔离 driver 通过隔离障传功率的损耗。分清两类:UCC21750-Q1 这类信号级增强隔离只跨障传逻辑(电容耦合),功率极小、已折进 Iq → Piso≈0;真正吃 Piso 的是片内集成隔离偏置 DC/DC 的 driver(把栅侧偏置也跨障送),此时 Piso 才是独立大项。栅侧偏置若走外置隔离 DC/DC,其损耗算在 DC/DC 里(见 §5 效率链),不是 driver die 的 Piso
• 哪项主导随工况:大 Qg / 高 fsw → 栅驱份额主导;单颗小 SiC die / 低频 idling → Iq·Vcc + Piso 反而主导(§5 实算:单 SCT3080AL @50kHz,栅驱份额 1.3mW 仅静态 91mW 的 1/68)
• Rθja:封装热阻;小封装(SO-8)Rθja 大 → 可耗功率小(~0.5-1W @ Ta 70℃/无散热 pad;车规 Ta 85-105℃ 更紧,~0.3-0.5W)。中档宽体如 UCC21750-Q1 DW-16(SOIC-16W)Rθja=68.3℃/W(高K板) → Ta=105℃ 时可耗 $(150-105)/68.3\approx 0.66$W;大封装/带散热 pad 才扛更多
• 多通道时还有通道间横向热耦合(非通电通道也被烤热,见 多通道驱动热页),Tj 估计要叠加

Tj 顶不住 Tjmax → 要么加大外置 Rg 份额(§2)、要么降 fsw、要么上 buffer(§6)。

把 §1–§4 套到一对真器件上,看数字落在哪、谁主导 die 发热。取单管半桥下管:ROHM SCT3080AL(650V SiC,$Qg=48\text{nC}$、$R_{\text{g,int}}=13\Omega$)配 TI UCC21750-Q1(隔离栅驱,上拉 $R_{\text{OUTH}}=2.5\Omega$ / 下拉 $R_{\text{OUTL}}=0.3\Omega$、$I_{\text{OH}}=I_{\text{OL}}=10\text{A}$ 峰、Rθja=68.3℃/W DW-16 高K板、Tjmax=150℃),取 $V_{\text{drive}}=+15/-4=19\text{V}$、外阻 $R_{\text{gon}}=5.1\Omega$ / $R_{\text{goff}}=2.2\Omega$(关断稍快)、$f_{\text{sw}}=50\text{kHz}$、Ta=105℃。逐步代入:

四个专家读数:

• die 发热 quiescent-dominated:栅驱份额仅 1.3mW,静态 91mW 是它的约 68×。单颗小 SiC die 上降 fsw 压不下 die 温(降到 Iq 地板就到头)——栅驱份额要盖过静态得 $f_{\text{sw}}\gtrsim 3.4\text{MHz}$(本例交越点),现实 fsw 达不到。栅驱自发热是模块/并联多 die(总 Qg 大)问题,不是单小 die 问题
• source 路更热 die,不是 sink:1.3mW 里开通路 die 占比 $f_{\text{src}}\approx 3.9\%$,约为关断路 $0.3/15.5\approx 1.9\%$ 的 2×。$f_{\text{src}}$ 按两相能量分摊(每相耗散 $\propto (V_{\text{s}}-V_{\text{a}}{)}^2-(V_{\text{s}}-V_{\text{b}}{)}^2$):瞬态段(有效上拉 0.7Ω / Rtot 18.8Ω,栅压 VEE→近 VDD)占源路能量 $\frac{19^2-3^2}{19^2}$、近 VDD 尾段(DC 2.5Ω / Rtot 20.6Ω)占 $\frac{3^2}{19^2}$,加权得 $\approx 3.9\%$。source 更热是因瞬态有效上拉 0.7Ω 仍大于下拉 0.3Ω(DC 上拉 2.5Ω 只管尾段、不主导发热),尽管关断峰流更高($19/15.5=1.23\text{A}>19/18.8=1.01\text{A}$)。这正是 §3 那条修正的实证
• 峰流远够,不触发 buffer:两路峰流约 1.0–1.2A($19/18.8=1.01$、$19/15.5=1.23$)≪ $I_{\text{OH}}/I_{\text{OL}}=10\text{A}$;开通瞬间栅极近 VEE、上拉呈 $R_{\text{OH,eff}}\approx 0.7\Omega$(非 DC 的 2.5Ω),即使 $R_{\text{gext}}=0$ 单管也只 $19/(0.7+13)=1.4\text{A}$——真正的峰流上限是 driver 额定 10A(datasheet:无论 VDD 峰流恒封顶在 10A),本工况离这上限还很远
• 供电效率链(隔离偏置 DC/DC):栅侧轨由外置隔离偏置 DC/DC(η≈80%)供,须出 $P_{\text{gate}}+I_{\text{VDDQ}}(V_{\text{DD}}-V_{\text{EE}})=45.6+76\approx 122\text{mW}$,一次侧抽取 $122/0.8\approx 152\text{mW}$——都不是 die 耗的 92mW。「供电扛全部」在效率链下更甚:选 DC/DC 按 122mW/η,核 die 温按 92mW

裕量:$T_{\text{j}}\approx 111$℃、距 Tjmax=150℃ 有 39℃,本工况舒适、无需 buffer;把这套数字往高 fsw / 大 Qg / 并联多 die 推(§6)才逼近极限,极限工况见 §8 Corner。

当 Pgate 或峰流顶过 driver IC 能力,就把电流与发热移到 IC 外:

触发判据(满足其一就考虑):

• 大 Qg:大 SiC/IGBT 模块 Qg 500nC 至数 μC,Pgate 数瓦,超 SO-8 driver Rθja 极限
• 高 fsw:Pgate ∝ fsw,高频段线性涨
• 并联多 die:单驱动扇出带 N die,总 Qg = N× → 峰流/Pgate 翻 N 倍
• 峰流超 IOH/IOL:datasheet 输出级峰流不够拉动大 Qg 边沿

buffer 形态:互补推挽跟随 buffer(NPN/PNP 射极跟随 或 N/P-MOS 源极跟随,输出取在共接的射极/源极,无内部反馈环)紧贴栅极,driver IC 只出逻辑级小电流驱动 buffer 基极/栅极,推挽管扛峰流 + 源/汇发热。注意这是互补跟随器推挽,不是 CFP(Complementary Feedback Pair / Sziklai 对,后者有内部局部反馈、约一个 Vbe 行为)。

定型要点:

• 峰流 ≥ Ig,peak(Vdrive/Rtotal)
• RMS 耗散:每管按 source/sink RMS 算 I²R + 管压降损耗,选够大封装/可散热
• 管子 SOA + 速度:跟随管要够快(不拖边沿)、SOA 覆盖峰流 × 压降
• 就近放栅极:buffer 到栅极的回路要短(低感),否则振铃

驱动散热翻车几乎都在"拿供电功率当 IC 发热"和"用峰值算热":

• 拿 Pgate 全部当 driver IC 发热 — 高估 IC 温升(只有内部 Ron 份额热 die);或反过来只算内阻份额却把电源选小了(供电要扛全部)
• 用峰值电流算发热 — 峰值定边沿,RMS 才定 I²R 热;用峰值会严重高估
• 默认 sink 路更热 driver — 关断峰流常更大,但 die 发热 ∝ 各路 $R_{\text{drv}}/R_{\text{tot}}$(能量加权);UCC21750 下拉 $R_{\text{OUTL}}=0.3\Omega$,上拉是 hybrid——DC $R_{\text{OUTH}}=2.5\Omega$ 只管近 VDD 尾段,开关瞬态有效上拉 $R_{\text{OH,eff}}\approx 0.7\Omega$ 仍大于下拉,故开通(source)路常反而更热 die(约 sink 的 2×)。算 die 热必须用瞬态有效上拉 $R_{\text{OH,eff}}$(非 DC 2.5Ω),别拿峰流大反推(§3/§5 实证)
• 忘了 Iq + 隔离功率 — driver 自发热不止栅驱份额,静态 + 隔离传输都算进 Tj;单小 die / 低频段静态反而主导(§5:栅驱 1.3mW vs 静态 91mW)
• 小封装硬扛大 Qg — SO-8 Rθja 限 ~0.5-1W,大模块/高 fsw 必上 buffer
• buffer 按峰流选却忽略 RMS 耗散 — 峰流够但热不够,推挽管过温
• buffer 离栅极远 — 回路寄生大 → 振铃,白上 buffer

§5 那 39℃ 裕量是台面工况;换到下面三个 corner,判据会翻转:

• 高温车规(Ta 105→125℃):$R_{\text{thJA}}$ 不变但可耗余量 $(T_{\text{jmax}}-T_{\text{a}})/R_{\text{thJA}}$ 从 105℃ 的 $(150-105)/68.3=0.66$W 缩到 125℃ 的 $(150-125)/68.3=0.37$W;静态 91mW 已吃掉四分之一,且 Iq 随温升还涨(datasheet max 比 typ 高约 50%)。buffer 触发阈值在热态远低于 25℃ 台面直觉值
• 极低 fsw / idle:栅驱份额 $\to 0$,但 $I_{\text{VDDQ}}(V_{\text{DD}}-V_{\text{EE}})\approx 76\text{mW}$ 地板不动——功能丰富的隔离 driver(DESAT / active Miller clamp / 双 UVLO)靠降频压不到静态以下,idle 也温。别指望"轻载=不热"
• 并联 N die,峰流优先于热触发:并 N die 共驱使总 $Qg=N\times$(Pgate 线性涨 → 热触发),同时 $R_{\text{g,int}}$ 并联降到 $13/N\Omega$、开通瞬间峰流 $V_{\text{drive}}/(R_{\text{OH,eff}}+R_{\text{gext}}+13/N)$ 逼近 driver 额定 10A 输出上限(开通瞬间上拉呈有效阻 $R_{\text{OH,eff}}\approx 0.7\Omega$、非 DC 2.5Ω,且 driver 无论 VDD 峰流恒封顶在额定 10A)。峰流触发与热触发相互独立:可能热还宽裕但峰流已顶(须 buffer 供流),或反之——两条触发线各查