Miller Clamp 深度 — Passive vs Active 选型

驱动与保护L2别名 Miller clamp · active Miller clamp · 米勒钳位 · dv/dt false trigger

本质与导读

本质 SiC 的 dv/dt 可达 50-150 V/ns(比 IGBT 高 ~10-20×),桥臂上管 turn-on 时通过 Cgd 把电流灌进对管 Vge,本应 OFF 的下管被拉过 Vth 而假触发、直通短路,因此 SiC 主驱必须主动钳位 Gate→Source 把残留压到 ≈0V;单极 0V 关断尤其逼近 Vth,双极负偏才有余地用 passive。

主线坐标:第 5 站 · 逆变器(栅驱 + 功率模块) · ↑ 全景主线

1. Miller 假触发的物理机制

桥臂工作的根本风险:下管本应 OFF 时被对管的 dv/dt 干扰拉高 Vge。下图把时序 + 三种波形对比清:

Miller Clamp 时序 + Passive vs Active 对比

机制 3 步:

上管 turn-on → Vds(下管) 从 0 阶跃到 +Vbus
dv/dt 通过 Cgd 灌入下管 Gate: $i l e ak = C g d \cdot d v / d t$
灌入电荷转成 Vge 尖峰,含两项叠加:
- 静态电容分压(与 dv/dt、Rg 无关,栅极高阻时的上界): $V g e \approx Vb u s \cdot C g d / (C g d + C g s) = Vb u s / (1 + C g s / C g d)$
- 动态阻性项(灌入电流流过栅极回路阻抗): $i l e ak \cdot (R g, o ff + R d r i v er) = C g d \cdot d v / d t \cdot R e ff$

合成 $V g e_p e ak \approx Vb u s / (1 + C g s / C g d) + C g d \cdot d v / d t \cdot R e ff$ 。若 $V g e_p e ak > V t h$ (通常 2-4V),下管短暂导通 → 桥臂直通 → kA 级 shoot-through 电流。器件抗假触发的一阶判据 = Cgs/Cgd 比:比值越高、电容分压越小,越能在 0V off 偏置下扛住 dv/dt。

Miller turn-on 不止是…

Miller turn-on 不止是 shoot-through,还是个 loss bug 多数资料把 Miller turn-on 只讲成可靠性(直通)风险;ST AN4671 用 Err 数据指出它直接抬高整桥开关损耗——既增下管的 Eon,又抬上管的 Err(reverse recovery energy):SiC body diode 的 Err 本来因优异反向恢复几乎可忽略,一旦发生 Miller turn-on 就从"可忽略"变成全局开关损耗的显著项,等于吃掉 SiC 的招牌优势。触发 Miller 的 4 条件:① 高 dv/dt(下管 $R g (o n)$ 偏小)② 上管 $R g (o ff)$ 偏大 ③ 器件本征 $R g$ 偏大 ④ Cgd/Cgs 分压比偏大。比负压更易落地的一道防线是非对称栅阻 $R g (o n) > 1.5 \times R g (o ff)$ (ST 明说 easier to implement),负压(−6 至 −4V)是另一道,二者满足其一即可、叠加更稳。

2. Vge_peak 估算

先只算动态阻性项 $C g d \cdot d v / d t \cdot R e ff$ ,SiC MOSFET 典型 (e.g., Wolfspeed C3M0021120K):

$C g d$ = 6 pF(低压段有效值,非高压 typ)
dv/dt = 50 V/ns = $5 \times 1 0^{10}$ V/s
$R e ff$ = 2 Ω (driver pull-down)

$C g d \cdot d v / d t \cdot R e ff = 6 \times 1 0^{- 12} \times 5 \times 1 0^{10} \times 2 = 0.6$ V —— 看起来够安全,但这只是下界,漏了两件事:

(1) Cgd 强烈依赖 Vds,不是常数。C3M0075120D datasheet typ $C rss$ (即 $C g d$ )= 2 pF,但那是 @Vds=1000V 的高压值;Miller 事件发生在 Vds 从 0 跨到 Vbus,低压段 Crss 上翘 1-2 个数量级(datasheet Fig 17/18),有效 $C g d$ 落在十几~几十 pF。所以代 18 pF 不算离谱——它是低压有效值的量级,但必须标明是低压有效、不是 2pF 高压 typ。

(2) 静态电容分压项独立存在(与 dv/dt、Rg 无关)。栅极高阻时分压上界 $V g e \approx Vb u s / (1 + C g s / C g d)$ 。C3M0075120D $C g s = C i ss - C rss \approx 1390 - 2 = 1.39$ nF:

高压段 $C g s / C g d \approx 700$ → 分压仅 $800/701 \approx 1.1$ V;
低压跨越段 $C g d$ 升到几十 pF,比值跌到 50-100 → 分压逼近甚至超 Vth —— 这正是 SiC 必须负偏 / active clamp 的根因(Wolfspeed PRD-06933 即围绕 Cgs/Cgd 比展开)。

再叠加 PCB 布线 $L p a r a s i t i c$ ~5-10 nH 的 $L \cdot d i / d t$ 振铃,实测 Vge 尖峰可达 数 V → 超 Vth=2V → 假触发。

3. Passive Miller Clamp

3.1 原理

Passive 方案的工程特点 + 应用场景:

极小 Rg-off (0.5-2 Ω) → 减小 $R e ff$ ,直接降低 Vge_peak
额外 Cgs (10-22 nF) → 稀释灌入电荷,让 Vge 尖峰幅度减小
零 IC 成本,纯无源元件

3.2 局限

passive 在 SiC 上不彻底的原因:

Rg-off 不能无限小 (太小导致 di/dt 失控 + Vce 振铃)
额外 Cgs 增大 driver source 电流需求(turn-on 也要充更多电荷)
SiC dv/dt 50-150 V/ns + Cgd 低压有效 ~十几 pF 下,残留 Vge 尖峰仍 1-2V(实测 Wolfspeed evaluation board)
受 PCB 布线 inductance 影响大,量产一致性差

结论:IGBT (dv/dt ≤ 10 V/ns) 项目 passive 足够,SiC 项目残留尖峰过大。

4. Active Miller Clamp

4.1 原理

active clamp 的工程特点 + 应用场景:

driver IC 内置 N-MOSFET,Drain 接到 Gate,Source 接到 Vee
监测 Vge 跌落到 ~2V (clamp threshold) 时,MOS 主动导通 → Gate 短路到 Vee
Vee 通常 -3 ~ -8V,钳位 Vge ≤ -2V,远低于 Vth=2V

4.2 优势

active clamp 优势全方位:

完全压住尖峰,残留 Vge ≈ 0V(MOS 内阻 ~100mΩ)
不受 PCB 布线影响 — clamp MOS 集成在 driver IC 内
量产一致性好
SiC 高 dv/dt 唯一彻底方案

4.3 局限

active clamp 的工程取舍:

driver IC 成本 +20-30%(需带 active clamp 引脚,如 CLMPI / CLAMP)
走线增加(driver IC 多 1-2 个 pin)
PCB 设计要求严格(CLAMP 引脚到 Gate 走线 ≤ 5mm)

4.4 钳位 MOS 的时序与带宽极限

active clamp 不是零延迟,这是它的根本极限:

激活延迟 = 比较器传输延迟:clamp MOS 只在 Vge 跌到 ~2V 阈值并经内部比较器判定后才导通,典型延迟 ~50 ns(UCC21750 / UCC21710 级)。这段延迟内 dv/dt 已把电荷灌进 Gate——clamp 是"追打"不是"预防"
后果:若 dv/dt 事件(几十 ns 量级)比激活延迟还快,尖峰峰值发生在 clamp 导通之前,clamp 只压尾部、削不掉峰头 → 高 dv/dt SiC 仍需靠器件 Cgs/Cgd 比 + 负偏先把峰头压到 Vth 以下,clamp 兜尾部
只在关断/off 态有效:clamp 检测 Vge 低于阈值才动作,turn-on 不介入,不影响开通速度
带宽/内阻:clamp MOS 内阻 ~100 mΩ + Gate 走线 L(≤5mm 即为此),Reff·Cgs 时间常数决定它多快抽走电荷——走线越长有效带宽越低,这是 §4.3 要求 ≤5mm 的物理来源

工程判据:active clamp 有效性 = (dv/dt 事件时长) vs (激活延迟 + 抽电荷时间常数);两者可比时 clamp 不能单独保证安全,必须叠器件 Cgs/Cgd 比 + 偏置裕度。

5. 主流 Driver IC active clamp 引脚

主流 driver IC 都把 active clamp 做成了独立 pin,设计时把它接到 Gate 即可:

Driver IC	厂商	引脚	clamp threshold	Clamp 电流能力	EV 主驱用
1ED3491Mc12N	Infineon	CLAMP	2V	5A	SiC 主驱常用
UCC21750	TI	CLMPI	2V	6A	SiC 800V 平台
BM6101FV-C	ROHM	Clamp(见 DS)	2V	5A	中端 SiC
ISO5852S	ADI	CLAMP	2V	3A	IGBT 主流(用得少)
HCPL-316J	Broadcom	(无)	—	—	老 IGBT,无 active

实战:

800V SiC 主驱:1ED3491 / UCC21750 必选
400V IGBT 主驱:1ED020I12-F2 系列 passive + Rg-off=1Ω 即可
48V GaN OBC:GaN 整流 dv/dt 更高,但 Cgd 极小,active clamp 优先

6. PCB 设计 6 个细节

PCB 布局对 clamp 效果影响 ≥ 30%,关键 6 点:

6.1 CLAMP 引脚到 Gate 走线极短

CLAMP 引脚到 Gate 走线极短的工程特点 + 应用场景:

目标 ≤ 5mm
直接走在 driver IC 下方 / 同层 GND copper 上
不能与 turn-on / turn-off 走线并行 (耦合)

6.2 Vee 平面完整

Vee 平面完整的工程特点 + 应用场景:

clamp MOS 短路到 Vee, Vee 平面阻抗低
避免 Vee 串联 R/L
bulk Cap (10uF Ceramic) 紧贴 driver

6.3 Cgs 外置 (passive 才用)

Cgs 外置 (passive 才用) 的工程特点 + 应用场景:

22nF / 100V Ceramic
直接焊在 SiC die G-S 两端
引脚长度 ≤ 3mm

6.4 Kelvin Source 必接

Kelvin Source 必接的工程特点 + 应用场景:

SiC TO-247-4 引脚:G / D / S-power / S-kelvin
driver Gnd 接 S-kelvin,不接 S-power
见 topic-driver-pcb-kelvin-deep

6.5 隔离器到 driver 走线短

隔离器到 driver 走线短的工程特点 + 应用场景:

CMTI 失效会导致 clamp 误动
走线 ≤ 10mm,避免邻层耦合

6.6 GND 分隔 + star point

GND 分隔的工程特点 + 应用场景:

driver GND (HV 侧) 与 logic GND 不能共用
star point 到 Kelvin Source

7. 实战 — Wolfspeed 800V eval board 案例

Wolfspeed CRD-22DD12N (22kW SiC half-bridge eval) 实测对比:

条件	Vge_peak (V)	shoot-through 风险
无 clamp + 标 Rg-off	4.2	高
Passive (Cgs=22nF + Rg-off=1Ω)	1.8	中
Active (1ED3491 CLAMP)	-0.3	低

结论:active clamp 把假触发余量从 2V(危险) 提升到 -2V(安全),EV 主驱 SiC 必选。

8. 选型决策树

新主驱项目 Miller clamp 选型 3 步:

8.1 dv/dt 评估

dv/dt ≤ 10 V/ns (IGBT 400V) → passive 即可 dv/dt 10-30 V/ns (IGBT 800V) → passive + 严格 PCB dv/dt ≥ 30 V/ns (SiC) → active clamp 必选

8.2 ASIL 等级

ASIL B/C → passive 可接受 ASIL D → active(FMEDA 通不过 passive)

8.3 成本约束

成本敏感 + IGBT → passive EV 主驱 / SiC → active(driver IC ~8-15 美元,可承受)

核心要点

Miller 假触发的根源是对管 dv/dt 通过 Cgd 灌入下管 Vge
SiC dv/dt (50-150 V/ns) 比 IGBT (5-10 V/ns) 高 ~10-20×
Passive (Rg-off + Cgs) 适合 IGBT,SiC 残留尖峰
Active clamp (MOS 检测 + 短路) 是 SiC 主驱唯一彻底方案
主流 driver IC (1ED3491/UCC21750/BM6101) 都已内置 active clamp

缩写表

只列本页用到的工业标准缩写;通用英语…

只列本页用到的工业标准缩写;通用英语 / 单位 / 月份 / 我们的 层/Lx tag 不列。覆盖不到的术语见正文 inline 注释。

缩写	全称	中文 / 备注
TI	Texas Instruments	德州仪器
ROHM	Rohm Semiconductor	罗姆
IGBT	Insulated-Gate Bipolar Transistor	绝缘栅双极晶体管
EV	Electric Vehicle	电动车
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor	金属氧化物场效应晶体管
PCB	Printed Circuit Board	印刷电路板
ADI	Analog Devices	亚德诺半导体
OBC	On-Board Charger	车载充电机
HV	High Voltage	高压(车规通常 ≥60 V)
ASIL	Automotive Safety Integrity Level	ISO 26262 安全完整性等级 QM→A→B→C→D
FMEDA	Failure Modes, Effects and Diagnostic Analysis	含诊断覆盖的 FMEA

Cross-references

← 索引
Driver Protection 全栈 hub — 8 大主题 + 设计链路
Driver UVLO 深度 — UVLO 与 Miller clamp 配合
Driver Soft Turn-Off — 2-level / soft shutdown
Driver PCB Kelvin — Kelvin Source 布线
Driver CMTI 深度 — 隔离器 CMTI 与 clamp 协同
Driver IC Safety Manual — safety manual 读法

9. 一句话总结

Miller clamp 是 SiC 桥臂的生死线 — passive 在 dv/dt ≥ 30 V/ns 下守不住,active clamp (driver IC 内置 MOS,~2V 阈值) 是 EV 主驱 SiC 的唯一可靠方案。主流 Infineon 1ED3491 / TI UCC21750 都已集成,设计成本 ~10 美元/IC 远低于直通短路损失。