DRV-A4 — 寄生参数四害:回路电感、共源电感、栅极电感与 $C_{g d}$ 如何把开关速度分别变成过压、损耗、栅压振铃与桥臂串扰

本质与导读

专家养成 · 模块二(驱动)· A 阶第 4 讲(收官)。前三讲都站在"理想开关"上算账:DRV-A1 把开关还原成电荷搬运,DRV-A2 把损耗积成 $V_{d s} I_{d}$ 重叠面积,DRV-A3 把驱动窗夹成四条物理边界——但全程默认器件引脚到引脚之间没有电感、版图走线零阻抗。真实硬件里这一假设处处破产:封装键合线、走线、源极引脚到处是寄生 $L$ 与 $C$ 。它们平时沉默,可一旦开关速度上来( $d i / d t$ 、 $d v / d t$ 拉高),这些储能元件就摇身变成与驱动器作对的电压源和电流源。今天把这"四害"一次讲透:它们不是四个孤立现象,而是同一条耦合律( $L d i / d t$ 与 $C d v / d t$ )作用在四个不同回路上的四个投影。

开篇:硬约束——开关速度不是免费的,寄生元件按 $d i / d t$ 、 $d v / d t$ 收税

DRV-A2 已经点破:开关损耗随过渡变快而下降,所以工程上总想把开关切得越快越好。但"快"的物理含义就是 $d i / d t$ 和 $d v / d t$ 拉高,而这正是寄生元件被唤醒的开关。一个电感平时只是一段导线,可它两端的电压等于 $L d i / d t$ ——电流变化越快,它"长"出来的电压越高;一个电容平时只是两块金属间的间隙,可流过它的电流等于 $C d v / d t$ ——电压变化越快,它"漏"过去的电流越大。

为什么这是硬约束而非可优化项?因为寄生 $L / C$ 是封装与版图的物理实体,你无法把它清零,只能减小;而 $d i / d t$ 、 $d v / d t$ 又是你为降损耗主动拉高的。两个因子相乘,寄生元件感生的杂散电压/电流就被顶上去,反过来打在器件耐压、栅极电平、对管栅极这些受害节点上。于是开关设计的真正张力不在"快不快",而在"快出来的 $d i / d t$ 、 $d v / d t$ 经哪条寄生路径耦合到哪个受害节点、感生多大的杂散量、有没有越过该节点的破坏阈值"。这就是 DRV-A4 的硬约束。下面先立统一框架,再把四害逐个落到伏与瓦。

中段一:统一框架——两条耦合律 × 四条寄生路径

四害看似各异(过压、损耗、振铃、串扰),根子只有两条耦合律,把它们钉死后,后面四节就是同一个式子换受害节点而已:

v_{L} = L \frac{d i}{d t}, i_{C} = C \frac{d v}{d t}

第一条说:任何寄生电感都会把流过它的电流变化率,翻译成一个串进该回路的杂散电压。第二条说:任何寄生电容都会把它两端的电压变化率,翻译成一股注入相邻节点的杂散电流。开关瞬间 $d i / d t$ 与 $d v / d t$ 同时为大,两条律同时生效。区别只在"哪个寄生、串/注进哪个回路、打哪个节点":

功率回路电感 $L_{l oo p}$ 把关断 $d i / d t$ 翻成串在主回路的电压 → 打器件漏源耐压 → 关断过压。
共源电感 $L_{CS I}$ (功率回路与栅极回路共用的那段源极电感)把 $d i / d t$ 翻成串进栅极回路的电压 → 打有效栅压 → 负反馈拖慢开关、抬损耗。
栅极回路电感 $L_{g}$ 与输入电容 $C_{i ss}$ 组成 LC 谐振 → 打栅极电平 → 栅压振铃/误触发。
跨接电容 $C_{g d}$ (Miller)把对管 $d v / d t$ 翻成注入本管栅极的电流 → 打关断态栅压 → 桥臂串扰误开通。

四害于是是 ${L, C} \times {$ 受害节点 $}$ 的四个格子。注意前三害都来自寄生电感(只是串进不同回路),第四害来自寄生电容——这也解释了为什么版图减环路面积(降 $L$ )能一次性压住前三害,而第四害要靠钳位/负驱另治。下面逐害推导。

中段二:第一害 $L_{l oo p}$ —— 关断 $d i / d t$ 撞器件耐压的过压尖峰

第一害最直接:换流回路(直流母线电容 → 上管 → 下管 → 回母线)这一圈走线和封装有寄生电感 $L_{l oo p}$ 。关断时器件电流从 $I_{o}$ 急速跌到零, $d i / d t < 0$ , $L_{l oo p}$ 上感生的电压 $L_{l oo p} d i / d t$ 极性恰好叠加在母线电压上,一起压在正在关断的器件漏源极上:

V_{d s, peak} = V_{b u s} + L_{l oo p} \frac{d i}{d t}

这就是为什么器件标称耐压必须远大于母线电压——多出来的那截几乎全被关断尖峰吃掉。走一个数,沿用 DRV-A2 那颗 SiC(1200V/40mΩ, $V_{b u s} = 800 V$ , $I_{o} = 40 A$ )。SiC 关断很"硬",取 $d i / d t = 5 A/ns$ (即 40 A 在约 8 ns 内跌零):

好版图, $L_{l oo p} = 8 nH$ : $V_{d s, peak} = 800 + 8 \times 1 0^{- 9} \times 5 \times 1 0^{9} = 800 + 40 = 840 V$ 。距 1200 V 还有余量。
差版图, $L_{l oo p} = 20 nH$ : $V_{d s, peak} = 800 + 20 \times 1 0^{- 9} \times 5 \times 1 0^{9} = 800 + 100 = 900 V$ 。已逼近 80% 降额线(960 V),叠加温漂与离散就可能击穿。

结论:同一颗器件、同样的开关速度,过压尖峰可以差一倍多,差的全是版图寄生电感。 这把"减小换流回路面积"从经验口号变成可算的硬指标:每 1 nH、每 1 A/ns 就是 1 V 尖峰,直接吃耐压预算。物理上能动的两个旋钮——减 $L_{l oo p}$ (叠层、母排、去耦电容贴近)或减 $d i / d t$ (加大 $R_{G, o ff}$ ,但代价是关断损耗回升,正是 DRV-A2 的重叠面积变大)——构成过压与损耗的对立取舍。换流回路与器件耐压的完整账见 SiC 驱动回路参数对开关瞬态的影响。

中段三:第二害 $L_{CS I}$ —— 共源电感的负反馈,拖慢开关又抬损耗

第二害最隐蔽,却是 SiC/GaN 必须用开尔文源极引脚的根本原因。问题出在一段被两个回路共用的源极电感:功率主电流和栅极驱动电流如果共用同一个源极引脚回流,那段引脚电感 $L_{CS I}$ (common-source inductance)就同时串在功率回路和栅极回路里。

机制是一个致命的负反馈。开通时主电流 $I_{d}$ 上升, $d i_{d} / d t > 0$ 在 $L_{CS I}$ 上感生电压 $L_{CS I} d i_{d} / d t$ ,其极性抬高了源极电位;而栅极驱动看到的有效电压是栅到源之差,于是:

V_{GS, eff} = V_{drive} - L_{CS I} \frac{d i _{d}}{d t}

注意因果方向是自反的: $d i_{d} / d t$ 越大 → 扣掉的反电势越大 → 有效栅压越低 → 沟道电流被压住 → $d i_{d} / d t$ 被迫降下来。这是一个自限速的负反馈,它把开关速度拖慢、把 DRV-A2 的电压-电流重叠面积撑大、把开关损耗抬高——你想快它偏不让你快。走一个数: $d i_{d} / d t = 5 A/ns$ ,只要 $L_{CS I} = 2 nH$ :

L_{CS I} \frac{d i _{d}}{d t} = 2 \times 1 0^{- 9} \times 5 \times 1 0^{9} = 10 V

对照 DRV-A3 的驱动窗:总摆幅才 $+ 15 - (- 3) = 18 V$ ,这 10 V 反电势直接吃掉一大半有效正驱!这就是为什么共源电感对 SiC 是不可接受的——它不只拖慢,在高 $d i / d t$ 下足以把有效栅压打到接近阈值,甚至关断时反向感生电压把 $V_{GS}$ 顶过 $V_{t h}$ 引发误开通。解法是开尔文源极(Kelvin source):给栅极回流单开一个引脚,直连芯片源极焊盘,使栅极回路不再共享主电流流过的那段电感。这样 $L_{CS I}$ 从栅极回路里被摘出去,负反馈消失,开关速度由 $R_{G}$ 自由设定。开尔文源极不是锦上添花的优化,是 $d i / d t$ 高到一定程度后的物理必需,版图实现见开尔文源极与 PCB 版图深度。

中段四:第三害 $L_{g} + C_{i ss}$ —— 栅极回路 LC 谐振的振铃与误触发

第三害发生在栅极回路内部。栅极回路有寄生电感 $L_{g}$ (驱动器输出到栅极的走线 + 键合线),而器件输入电容 $C_{i ss} = C_{g s} + C_{g d}$ 是个不小的电容。 $L_{g}$ 与 $C_{i ss}$ 天然组成一个 LC 谐振腔,唯一的阻尼来自栅极电阻 $R_{G}$ 。若 $R_{G}$ 太小,这个二阶系统欠阻尼,每次开关阶跃都会激起栅压振铃。

判据是标准的二阶临界阻尼条件:

R_{G} \geq 2 \frac{L _{g}}{C _{i ss}} (临界阻尼), f_{ring} = \frac{1}{2 π L _{g} C _{i ss}}

走一个数: $L_{g} = 10 nH$ 、 $C_{i ss} = 1 nF$ 。临界阻尼电阻:

R_{G, crit} = 2 \frac{10 \times 1 0 ^{- 9}}{1 \times 1 0 ^{- 9}} = 210 \approx 6.3 Ω, f_{ring} = \frac{1}{2 π 10 \times 1 0 ^{- 9} \times 1 \times 1 0 ^{- 9}} \approx 50 MHz

含义是双重的。其一, $R_{G}$ 必须 $\geq 6.3 Ω$ 才能把振铃压到临界阻尼以内;若为追求快开关把 $R_{G}$ 设到 $1 - 2 Ω$ ,栅压会以约 50 MHz 剧烈振铃——向上的振铃峰可能冲过 $V_{GS, ma x}$ 损伤栅氧(撞 DRV-A3 的正驱上界),向下的振铃谷可能跌破 UVLO 或把已关断的管子在谷-峰间反复扰动。其二,这 50 MHz 是一个强力的EMI 辐射源,直接恶化 DRV-A2 提到的 EMI 墙,也会耦合进相邻信号(辐射发射的来源见 CISPR 25 辐射发射深度)。所以 $R_{G}$ 同时是开关速度旋钮和栅极阻尼旋钮:小 $R_{G}$ 快但振铃、大 $R_{G}$ 稳但慢且损耗高——它被夹在过压/损耗/振铃三方之间,是整条驱动里最纠缠的一个数。减 $L_{g}$ (缩短栅极走线、栅驱靠近器件)能放宽这一矛盾,让你在更小 $R_{G}$ 下仍不振铃。

中段五:第四害 $C_{g d}$ —— 跨接电容把对管 $d v / d t$ 注成桥臂串扰

第四害是唯一来自寄生电容的一害,DRV-A3 已用第二条耦合律推过,这里把它归位到"四害"框架收口。半桥里对管开通使本管 $V_{d s}$ 被高 $d v / d t$ 抬起,这个 $d v / d t$ 经跨接电容 $C_{g d}$ 注入位移电流 $i_{C} = C_{g d} d v / d t$ ,流过关断回路电阻 $R_{G, o ff}$ 在本管栅极抬起尖峰:

V_{GS, spike} \approx R_{G, o ff} C_{g d} \frac{d v}{d t}

DRV-A3 已算过这颗 SiC 在 $d v / d t = 15 V/ns$ 下尖峰约 $3.8 V$ ,逼近热态阈值 $3.0 V$ ,必须靠负驱 $- 3 V$ 垫起跑线、或靠 Miller 钳位泄放才不致桥臂直通。这里只强调它在四害里的独特位置:前三害都是寄生电感串电压、可由减环路面积一并压住;第四害是寄生电容注电流, $C_{g d}$ 是器件物理结构(漏栅交叠)决定的,版图减不掉,只能在栅极侧另治——负驱(DRV-A3)+ Miller 钳位(DRV-B4)。这也预告了为什么桥臂串扰要单独开一讲处理,完整抑制路线见桥臂串扰抑制深度与 Miller 钳位深度。

落到工程结论:一张账本 + 三条准则

把四害压成一张"寄生 → 耦合律 → 受害节点 → 后果 → 解法"的账本,设计时逐行核:

$L_{l oo p}$ : $L d i / d t$ 串主回路 → 器件耐压 → 关断过压 → 减换流环路面积 / 去耦贴近 / 必要时降 $d i / d t$ 。
$L_{CS I}$ : $L d i / d t$ 串栅极回路 → 有效栅压 → 负反馈拖慢+抬损耗+可能误触发 → 开尔文源极摘除共享段。
$L_{g} + C_{i ss}$ :LC 谐振 → 栅极电平 → 栅压振铃/EMI/越压越欠压 → $R_{G} \geq 2 L_{g} / C_{i ss}$ ,并缩短栅极走线减 $L_{g}$ 。
$C_{g d}$ : $C d v / d t$ 注栅极 → 关断态栅压 → 桥臂串扰误开通 → 负驱 + Miller 钳位。

带走三条准则:

快是要交税的,税额 = 寄生 × 速率。 任何想拉快开关的决定,都要同时核四个受害节点的杂散量是否越阈; $d i / d t$ 喂前两害、 $d v / d t$ 喂第四害、 $R_{G}$ 同时拨速度与第三害阻尼。
$R_{G}$ 是被三方夹住的一个数,不能只为损耗调。 小 $R_{G}$ → 快、损耗低,但过压尖峰大(DRV-A2)、栅极欠阻尼振铃(本讲)、Miller 尖峰大(DRV-A3);它的可行域是过压 / 振铃 / 串扰 / 损耗四条约束的交集。
减环路面积是性价比最高的一招,但救不了 $C_{g d}$ 。 紧凑版图 + 开尔文源极 + 短栅极走线一次性压住三个寄生电感(过压 / 共源负反馈 / 栅极振铃);唯独 $C_{g d}$ 是器件内禀,只能在栅极侧用负驱与钳位另治。

承上启下:DRV 的 A 阶到此收官…

承上启下:DRV 的 A 阶到此收官——A1 电荷、A2 损耗、A3 驱动窗、A4 寄生四害,合起来回答了"驱动为什么长这样"。今天反复出现的" $R_{G, o ff}$ 大则过压小但损耗大、 $d i / d t$ 快则损耗小但尖峰高",其实都在围着同一笔账打转——开关损耗到底怎么算到瓦、它和死区/换流损耗如何加总、又如何反过来定死开关频率上限?下一讲 DRV-B1 把 $E_{o n} / E_{o ff}$ 、死区损耗与换流损耗逐项算到瓦,把本讲的"过压 vs 损耗"取舍变成可优化的总损耗曲线。预热可读 SiC 驱动回路参数对开关瞬态的影响。

DRV-A4 — 寄生参数四害:回路电感、共源电感、栅极电感与 Cgd​ 如何把开关速度分别变成过压、损耗、栅压振铃与桥臂串扰

本质与导读

1. 开篇:硬约束——开关速度不是免费的,寄生元件按 di/dt、dv/dt 收税

2. 中段一:统一框架——两条耦合律 × 四条寄生路径

3. 中段二:第一害 Lloop​ —— 关断 di/dt 撞器件耐压的过压尖峰

4. 中段三:第二害 LCSI​ —— 共源电感的负反馈,拖慢开关又抬损耗

5. 中段四:第三害 Lg​+Ciss​ —— 栅极回路 LC 谐振的振铃与误触发

6. 中段五:第四害 Cgd​ —— 跨接电容把对管 dv/dt 注成桥臂串扰

7. 落到工程结论:一张账本 + 三条准则

7.1. 延伸阅读