Driver Soft Turn-Off 设计 — TLTO 时序数学 + 关断过电压余量

TLTO 的本质是两段不同 $Rg$ 的关断时序。下图把 Vgs / Id / Vds 三波形画在一起,可以看到 di/dt 受控 → Vds 关断过电压 overshoot 仅 ~1.5V(vs 直接快关 +300V):

短路时主回路电流 $Isc$ 上升到 SiC SCSOA 极限值(典型 5-10× rated I,EV 主驱可达 500-1000A)。关断瞬间 $Ls$(主回路 stray inductance,低感布局 ~10 nH)上的能量必须释放,把 $Vds$ 推高:

举例(EV 主驱 800V / SCSOA 500A):

• $Vdc=800V$
• $Ls$ ≈ 10 nH(低感铜排 + 模块寄生 + 电容 ESL)
• 直接快关:$di/dt$ 最大 ≈ 30 A/ns(500A 在 ~17 ns 内关断)= $3\times 10^{10}$ A/s
• $\Delta V=Ls\cdot di/dt=10\times 10^{-9}\times 3\times 10^{10}=$ 300V

加上 Vdc 800V → Vds peak ~1100V,1700V SiC 击穿余量 600V;但 800V 平台用 1200V 器件时余量仅 100V — 紧,重复瞬态累积老化 → 寿命缩水。

有效 Ls 是多回路串联:这 ~10 nH 是低感设计的理想值——实际有效 Ls = 换流回路 + 模块内部键合 + DC-link 母排 + 电容 ESL 串联;布局差(长母排 / 非层叠 / 高 ESL 电容)可达 100 nH+,同 di/dt 下 Vds 过冲 ∝ Ls 放大数倍 → 直接吃光器件耐压余量。所以低感布局(层叠母排 + 低 ESL 电容 + Kelvin)是 TLTO 之外的另一半:TLTO 降 di/dt,低感降 Ls,两者乘积才是过电压。

TLTO 引入两个 $Rg$ 路径,driver IC 内部 MUX 切换。下图展示 driver 内部双 Rg 选择电路 + DESAT 自动切换逻辑:

正常关断:

• $Rg,off$ = 2-10Ω(典型 4.7Ω)
• 关断时间 50-100ns(SiC 快关)
• 开关损耗低

TLTO(DESAT 触发):

• $Rg,soft$ = 100-330Ω(典型 220Ω)
• 关断时间 1-2 μs(慢 20-40×)
• $di/dt$ 限到 ~150 A/μs(慢 ~200×)
• $\Delta V$ 仅 ~1.5V(远低于 300V 上限,余量极大)

要求关断 $\Delta V\le \Delta Vmax$(典型 300V,留 600V+ 余量):

代入 $\Delta Vmax=300V$, $Ls=10$ nH:$di/dtmax=30000$ A/μs(30 A/ns)—— 这是过冲不超 300V 的 di/dt 上限。TLTO 用大 Rg 把实际 di/dt 拉到远低于此(下算 ~150 A/μs),过冲只 ~1.5V。

栅极充放电时间:

近似 $toff\approx 3\cdot Rg\cdot Ciss$。SiC $Ciss$ 典型 5-10 nF:

$Rg=220\Omega$, $Ciss=5$ nF → $toff$ ≈ 3.3 $\mu$s —— 偏慢,超 SiC SCSOA(1-3 μs);SiC 实际取更小 Rgsoft 把 $toff$ 压到 ≤ ~1.5 μs(过冲仍远低于 300V 约束 —— di/dt 限 30 A/ns 余量极大,有空间加快)

150 A/μs 远低于 30000 A/μs 上限 → 过冲 ≈ 10nH × 150 A/μs ≈ 1.5V,余量极充足(Rg=220Ω 偏保守,可适当减小)。

短路 → TLTO 触发的完整时序:

SiC SCSOA 仅 1-3 μs(非 10μs——那是 IGBT),整链(DESAT 检测 ~0.5-1 μs + TLTO 软关断)须压进此窗 → 软关断目标 ≤ ~1.5 μs;5-8 μs 是 IGBT(SCSOA 5-10μs)口径,SiC 用会烧穿,必须靠更小 Rgsoft 加快(过冲约束 300V 给的 di/dt 余量足够)。

为什么 Rgsoft 不能无限增大(能量约束,不只时间):软关断期器件仍在短路,die 吸收的短路能量 $Esc=\int Vds\cdot Iscdt$ 随关断时间线性涨;Rgsoft 越大 → toff 越长 → Esc 越大 → 超器件短路耐受能量(SCSOA 本质是 $Esc$/时间上限)→ die 热击穿。所以 Rgsoft 上界 = "toff 使累积 $Esc$ < 器件额定";过电压(要大 Rgsoft 限 di/dt)与短路能量(要小 Rgsoft 缩 toff)是两头夹,中间才是可行窗——这也是为什么 SiC 的窗比 IGBT 窄得多(SCSOA 短、Esc 额定低)。

如果直接用小 Rgoff 快关,$di/dt$ 到 ~30 A/ns 上限 → 过冲 ~300V → Vds 顶到 1100V(1200V 器件余量仅 100V,重复瞬态累积老化)。

工业上"Soft Turn-Off"和"Two-Level Turn-Off (TLTO)"经常混用,实际有细微区别:

EV 主驱 TLTO 优于 Soft Turn-Off:总关断时间短(更接近 SCSOA 上限留余量),Miller 平台后切快关减开关损耗。

下表 5 家 SiC driver IC 的 TLTO 参数对比:

ADI ISO5852S 是 IGBT/SiC 通用 IC,只做 single-level Soft Turn-Off(没 MUX),所以慢但简单。新版 SiC 专用 IC 都集成 TLTO。

TLTO 在 IC 内 OK,但 PCB 外部的 Rg 选择也要配合:

• 正常关断 Rgoff = 1-10Ω 物理电阻(外接到 driver IC OUT_L pin)
• TLTO Rgsoft = 100-330Ω 物理电阻(外接到 IC SOFT_OUT pin)
• 两条独立走线到 SiC G pin,gate loop < 10 mm 各自

如果 driver IC 没集成 MUX(老款),工程师需要外加 N-MOSFET + AND 门做选择电路 — 更复杂 + 体积大。EV 主驱必选集成 TLTO 的 IC。

链接:Driver PCB Kelvin

TLTO 设计完必须实测:

• 单脉冲 test (UIS):验真实 SC 下 Vds peak 不超 1300V(1700V SiC),不超 1100V(1200V SiC)
• DESAT response time:示波器测 t0 → t1 < 300 ns
• 关断时间 总:测 Vgs 从 +15V 到 -3V 总时间 < 2 μs
• di/dt 测量:差分探头测主电流斜率,< 200 A/μs

测试设备:UIS test bench (单脉冲发生器 + dummy load + 高速 oscope) + 高电压差分探头 + Rogowski 线圈(测大 di/dt)。

TLTO 设计失败往往在 Rg 选错 + 时序边界 + PCB。下表是工程师反复出现的坑: