EMI Filter 深度 — DM / CM 分滤 + CISPR 25 限值

EMCL1别名 EMI filter · EMC 滤波器 · 共模滤波 · 差模滤波 · LISN 测试

本质与导读

本质 SiC 逆变器高 dv/dt + di/dt 必然产生噪声,而噪声不是一锅粥:DM(沿 DC+/DC- 反向流)和 CM(两线同向经 chassis 寄生电容回流)是两条几乎不可互换的独立路径,设计前必须先认清打哪条、用对应元件(X cap+DM 电感 / Y cap+CM choke)分别滤到 CISPR 25 限值以下。真正的难点在高频:寄生参数让只按 ideal model 设计的 filter 在 50M Hz 以上失效甚至放大。

主线坐标:横轨 · EMC / 隔离(跨站) · ↑ 全景主线

1. DM vs CM — 噪声物理路径

EMI filter 设计最反直觉的一点是:EV inverter 的噪声不是"一锅粥",而是两类完全独立的物理路径并存——差模 (DM) 沿 DC+/DC- 反向流回路、共模 (CM) 沿两线同向流经 chassis 寄生电容回流。这两条路径的滤器几乎不能互换,设计前必须先想清楚自己在打哪条。

DM/CM 路径分滤 — Y cap + CM choke (共模) / X cap + DM 电感 (差模)

EV PEU 噪声并不是单一的"高频抖动",而是两类完全不同物理路径的混合。把它们拆开看是 filter 设计的第一步:

维度	DM (Differential Mode)	CM (Common Mode)
电流方向	DC+ 和 DC- 反向流(回路闭合)	DC+/DC- 同向流 → 经 PE 寄生 C 回
物理源	主回路开关切换	开关节点对 chassis 的 dv/dt
主战场频段	100k-10M Hz	1M-100M Hz
滤器	X cap + DM 电感	Y cap + CM choke
测试	LISN DM 模式	LISN CM 模式
物理直觉	"线之间的噪声"	"线对地的噪声"

关键认知:DM 和 CM 几乎独立 — 给 DM 加滤器对 CM 几乎没用,反之亦然。新手常见错误是"加大 X cap 就能把 EMI 全压下去",结果 1M Hz 以上的 CM 噪声毫无变化。

2. 各元件的角色

2.1 X cap (差模电容)

跨接在 DC+ 和 DC- 之间(或 L 和 N),为 DM 噪声提供低阻短路回路。

容值 0.1-10 μF (薄膜 / 陶瓷)
安规等级:X1 (>4kV peak) / X2 (2.5kV) — 失效短路绝对不允许 (会引线-线短路)
阻抗 $Z = \frac{1}{jω C}$ ,容值大 → 低频段衰减好,但自感 (ESL) 在 1-10 M Hz 后接管 → 阻抗反而上升

2.2 Y cap (共模电容)

跨接在每条线 (DC+ 或 DC-) 与 PE (chassis ground) 之间,为 CM 噪声提供回 PE 短路回路。

容值 1-22 nF (薄膜 / NPO)
安规:Y1 (双重绝缘,>4 kV 击穿) EV 主驱必需。Y2 (>2.5 kV) 12V 系统用。
泄漏电流上限 (人触安全):CE 0.5 mA / EV 系统通常 < 30 mA → Y cap 容值有上限,不能无限加大

2.3 CM Choke (共模电感)

双线并绕在同一磁芯 (典型纳米晶 / FT-3M / VITROPERM / MnZn 高磁导率 5k-30k):

差模磁通自然抵消 (两线电流方向反 → 磁通抵消) → 对 DM 信号呈现低阻 (≈ 漏感)
共模磁通叠加 (两线电流方向同 → 两线 MMF 相加,总磁通约 2 倍,CM 阻抗 ≈ $jω \cdot 2 L$ ) → 对 CM 噪声呈现高阻 ( $Z = jω L$ 量级 mH)
优点:几乎不消耗主回路功率 (DM 阻抗低)
缺点:磁芯饱和是硬上限 → CM 大幅噪声会让芯饱和 → 失效
漏感 $L l e aka g e$ (5-10% of main inductance) 其实是 DM 电感,设计时常故意保留作为 DM 滤波

2.4 DM 电感

各条线单独串联的电感,只对 DM 起作用。

通常铁粉芯 (Sendust / KoolMu) 容许大 DC 偏置不饱和
容值 10-100 μH (中功率 EV)
高频自寄生电容 (50-100 pF) → 5 M Hz 以上自谐振后阻抗反降

3. 经典拓扑:Π / T / L 型

filter 设计就是"L (电感) 串 / C (电容) 并"的组合。三种主流:

L 型 — 单 L + 单 C,最简单,适合源/负载阻抗悬殊(一边 50Ω 一边 0Ω)的场景。 Π 型 — C-L-C,双端低阻抗 (例如 EV 主驱 DC link 两端都接低阻容性负载)。 T 型 — L-C-L,双端高阻抗 (Grid 端 + battery 端都是高阻感性)。

EV PEU DC link side 多用 Π 型 (2× 大 X cap + CM choke),因为电池端低阻、逆变器端低阻容性。三相 output side 多用 L 型 (CM choke + Y cap)。

4. Insertion Loss 计算

filter 性能用 Insertion Loss (IL) dB 量化:有 filter 时与无 filter 时输出噪声比。

理想 L-C 二阶低通(L 串 + C 并):

I L (f) = 20 lo g_{10} 1 + \frac{Z s + Z L}{Zp} \cdot \frac{1}{1 - ω ^{2} L C}

工程速估:截止频率以上每十倍频 -40 dB/decade(= -12 dB/octave) (LC 二阶)。CM choke 5 mH + Y cap 4.7 nF 自然谐振:

f 0 = \frac{1}{2 π L C} = \frac{1}{2 π 5 \times 1 0 ^{- 3} \cdot 4.7 \times 1 0 ^{- 9}} \approx 33 kHz

设计 PWM 主频 10-20 kHz 的 inverter,这个 $f 0$ 还低于 PWM 基频 — filter 出问题 → 实际上 EV inverter PWM 8-15 kHz,故意把 $f 0$ 拉到 ≤ 3-5 kHz,需要更大的 L 或 C。

5. CISPR 25 限值

CISPR 25 是车载噪声测试的主标准(乘用车 + 商用车),覆盖 150 kHz - 2.5 GHz 传导 + 辐射。

频段	Class 3	Class 4 (主流 OEM)	Class 5 (最严)
150 kHz-30 MHz	<80 dBμV	<70 dBμV	<60 dBμV
30-108 MHz	<60 dBμV	<50 dBμV	<40 dBμV
108-1000 MHz	<50 dBμV	<40 dBμV	<30 dBμV

OEM 通常要求 Class 4 + 6 dB margin (留余量给量产偏差 / 温度漂)。电池电源线 + CAN 信号线 都要满足,但 12V 辅助电源宽松。

测试方法:

传导:LISN (Line Impedance Stabilization Network) 固定线阻抗,EMI 接收机测频谱
辐射:1m 法 (实验室快) vs 3m 法 (准确,车厂)
测试场地:屏蔽暗室 + 吸波材料

6. 为什么 50M Hz 以上 filter 经常失效

理论上 filter 越高频越好滤,但实测上 EV inverter 50M Hz 以上经常滤不动,原因 3 个:

6.1 元件自寄生

理想元件的阻抗模型只在低频成立。每个真实电容都带寄生电感 (ESL)、每个电感都带寄生电容,过了自谐振频率后阻抗特性反转——电容变成"电感",电感变成"电容",原本的滤波路径直接失效:

X cap 的自感 (ESL) 5-20 nH → μF 级主 X cap (4.7 μF) 自谐振 ~0.5-1 M Hz,过自谐振后阻抗反升(5-30 M Hz 那档对应并联的小容值陶瓷 ≲0.1 μF)
CM choke 的绕组寄生 C 5-30 pF → 自谐振 5-50 M Hz,过自谐振后阻抗反降
Y cap 自感 1-5 nH → 自谐振 30-100 M Hz

对策:并联多个不同容值电容 (1 μF + 100 nF + 10 nF + 1 nF) 让 ESL 错峰,扩 filter 有效频段。

6.2 PCB 寄生

走线之间的互感 + 互容 可能形成"额外通路"绕过 filter:

输入到输出 1cm 平行走线 → 10-30 pF 寄生 C → 100 M Hz 阻抗 50-150Ω → 直接耦合噪声
接地阻抗在 GHz 段不是 0 → "ground bounce" 让 Y cap 失效

对策:输入/输出走线正交布局,filter 输入与输出实体隔离 (用 ground via wall)。

6.3 磁芯饱和

大幅瞬态噪声 (例如 motor 短路 fault 电流) 让 CM choke 磁芯瞬间饱和 → 电感降 10-100× → filter 失效。

对策:用 distributed gap 的纳米晶磁芯 / 选 saturation flux density 0.8-1.2 T,留 30% 设计裕度。

7. EV inverter EMI filter 工程经验

实际 EV 主驱 EMI filte…

实际 EV 主驱 EMI filter 设计通常 3-5 轮迭代,每轮做一次 LISN + 暗室测试 → 调参。下面是几条实测出来的经验。

设计 checklist:

测试前:确认 LISN 5 μH / 50Ω(1Ω 串)校准(CISPR 25;50μH/50Ω/0.1μF 那套是 CISPR 16 市电 LISN,别混用)
基线:无 filter 时测 DM + CM 频谱,看主峰在哪 (PWM 基频 + 谐波 + 死区谐波)
DM 滤:加 X cap → 看 100k-10M Hz 段下降多少 → 不够加 DM 电感
CM 滤:加 Y cap → 看 1-10 M Hz 段 → 不够加 CM choke
高频 (>30 M):并联小容值陶瓷电容 + ferrite bead
辐射:暗室测 30-1000 M Hz,主要看时钟谐波 + CM 共振峰

典型 BOM (150 kW EV 主驱 inverter DC link 侧):

X cap 4.7 μF × 2 (薄膜)
Y cap 4.7 nF × 4 (Y1 安规)
CM choke 5 mH 纳米晶
DM choke 50 μH × 2 (Sendust)
体积:120 × 80 × 60 mm,质量 800-1200 g

8. 5 个常见陷阱

EMI filter 失败往往不是 filter 本身错,而是系统级耦合。下面是设计师反复踩的 5 个坑:

陷阱	描述	预防
只滤 DM 不滤 CM	EV 主驱 CM 噪声占 60%+	CM choke + Y cap 必须有
Y cap 容值过大	漏电流超规 → 触电风险	监测漏电流 < 30 mA
PCB 输入输出不隔离	寄生耦合直接绕过 filter	ground via wall + 正交走线
filter 直接照搬别人	寄生参数因 layout 大变	在自己 PCB 上重测
不留 30% 磁芯裕度	瞬态饱和 → filter 失效	选 Bsat 0.8 T 的纳米晶

核心要点

DM 走"线-线",CM 走"线-PE",滤器不可互换。
X cap (DM) + Y cap (CM) + CM choke (CM) + DM 电感 (DM) 各司其职。
CM choke 的差模磁通自然抵消,DM 信号不损耗。
Π 型滤器适合"两端低阻容性"(EV DC link),L 型适合阻抗悬殊(三相 output)。
CISPR 25 Class 4 是 EV 主流目标,需 6 dB margin。
50M Hz 以上 filter 失效的 3 个元凶:元件自寄生 / PCB 寄生 / 磁芯饱和。
并联多容值电容、正交走线、distributed-gap 纳米晶磁芯是 3 个最有效对策。
量产 EV inverter EMI filter 占体积 8-15% + 成本 3-8%,不可忽视。

缩写表

只列本页用到的工业标准缩写;通用英语…

只列本页用到的工业标准缩写;通用英语 / 单位 / 月份 / 我们的 层/Lx tag 不列。覆盖不到的术语见正文 inline 注释。

缩写	全称	中文 / 备注
EMC	Electromagnetic Compatibility	电磁兼容
EMI	Electromagnetic Interference	电磁干扰
LISN	Line Impedance Stabilization Network	线路阻抗稳定网络
CISPR	Comité international spécial des perturbations radioélectriques	国际无线电干扰特别委员会
TDK	TDK Corporation	TDK
DM	Differential-Mode	差模
CM	Common-Mode	共模
DC	Direct Current	直流
EV	Electric Vehicle	电动车
PCB	Printed Circuit Board	印刷电路板
ESL	Equivalent Series Inductance	等效串联电感
CE	Conducted Emission	传导发射
PWM	Pulse Width Modulation	脉冲宽度调制
OEM	Original Equipment Manufacturer	整车厂 / 主机厂
CAN	Controller Area Network	控制器局域网
BOM	Bill of Materials	物料清单

Cross-references

← 索引
EMC 总览 — 上位 hub
磁芯 — CM choke 用纳米晶 / MnZn
SiC 器件 — 高 dv/dt 是 EMI 主源
DC link 设计 — DC link X cap 选型
PEU 全流程交付物 — Phase 4 EMC 测试