SiC 驱动专项 — CMTI / 负压 / Vth 漂 / 强电流

驱动与保护L1别名 SiC driver · SiC 驱动专项 · CMTI · negative gate · Vth drift · Miller false turn-on · 更新 2026-07-10

本质与导读

本质 SiC 驱动 IC 与 IGBT 驱动不可互换,根因是物理参数整体上一档而非营销:dv/dt 高达 100-300 V/ns 逼出 CMTI>100 kV/μs 与 +15/-3V 双轨负压防 Miller 直通,SCSOA 仅约 2 μs 又把 DESAT blanking 压到 <300 ns。读懂这条硬约束链,选型与 PCB 才有依据。

主线坐标:第 5 站 · 逆变器(栅驱 + 功率模块) · ↑ 全景主线

1. 5 个核心差异

SiC 驱动 IC 之所以贵 5-10×、之所以专用,根因不是营销而是物理参数压力上一档。下图把 5 个具体差异 + 物理原因 + 工程后果一次画清,后面章节是这张图的展开:

SiC 驱动 IC 专项 — 5 个核心差异 vs IGBT 驱动

2. ① 双轨栅压 — 为什么需要负压

SiC MOSFET 与 IGBT 在 $V t h$ 上差很多:

SiC $V t h$ = 2.5-4 V(部分 Wolfspeed C3M 系列 2.5V)
IGBT $V t h$ = 5-7 V

低 $V t h$ 加上 SiC 强 dv/dt 让 Miller 电容 $C g d$ 把 $V d s$ 飙升注入下管栅极的电压容易超过 $V t h$ :

Δ V g s = \frac{C g d}{C g d + C g s} \cdot Δ V d s

典型 SiC 工况母线 800V,即 $Δ V d s$ ≈ 800V(开关瞬间的漏源电压摆幅);~200 V/ns 的 dv/dt 只决定这 800V 多快出现(对应 ~4ns 跳变),不与 $Δ V d s$ 相乘。代入 SCT3080AL 的 $\frac{C g d}{C g d + C g s} = \frac{19}{571} \approx 0.033$ (§10 载重参数),纯电容分压(栅极悬空)上界 $Δ V g s \approx 0.033 \cdot 800 V \approx 26 V$ ;实际栅极经驱动关断电阻钳住,注入被限到几伏量级(§10.3 用电流法算得 ~5-6V floor)。无论取哪个,若驱动只到 0V,叠加 Miller 注入后 $V g s$ 都轻松越过 $V t h$ → 假开 → 上下管直通 → 烧。

对策:关断电压 -3V(典型 -2 至 -5V),给 4-5V margin。这是 SiC 驱动 IC 必须双轨供电的本质原因。

链接:栅极驱动保护链 §3 Active Miller Clamp

3. ② CMTI > 100 kV/μs — 隔离障的抗扰

EV 主驱用隔离驱动(电气隔离 1500V+),信号穿过隔离障从低压 MCU 到高压栅极。问题:SiC 开关瞬间 $V d s$ 200+ V/ns 变化 → 整个隔离障两端共模瞬变 → 隔离 IC 内部逻辑可能"误翻"。

CMTI (Common-Mode Transient Immunity) 是关键指标:

IGBT 时代 50 kV/μs 够用
SiC 必须 > 100 kV/μs,部分场景需 150-200 kV/μs

CMTI 不够的后果:开关瞬间驱动 IC 输出假信号 → 错开关 → DESAT 误触 / 上下直通 / EMI 涨。

主流 SiC 驱动 IC CMTI:

Infineon 1ED34xx: >200 kV/μs
TI UCC21750: 150 kV/μs
TI ISO5852S: 100 kV/μs(早期款,IGBT/SiC 通用)
新款都 ≥ 150 kV/μs

链接:isolated gate driver

4. ③ DESAT blanking 必须 < 300 ns

SiC SCSOA (Short Circuit Safe Operating Area) 只约 2 μs(800 V 母线典型设计假设,1.5–3 μs 随结温/母线收缩)— 短路后必须在此窗内关栅,过了就 die 永久损伤。

DESAT blanking time 是必要的:开关瞬间 $V d s$ 自然高,blanking 防误判。但 blanking 长就吃掉 SCSOA 余量:

IGBT SCSOA ~10 μs,blanking 1-2 μs ok
SiC SCSOA ~2 μs,blanking 必须 < 300 ns

主流 SiC 驱动 IC DESAT 响应:

检测 200-300 ns
Soft Turn-Off 0.3-0.8 μs
整链 ≤ 1.9 μs → 贴着 2 μs SCSOA 收口(端到端预算见 DESAT 保护 worked design)

链接:栅极驱动保护链 §3 DESAT

5. ④ Peak Current 10-20 A — 强电流缘由

SiC die 栅极电荷 $Q g$ 100-200 nC(IGBT ~ 500 nC 但 SiC 想要更快开关)。想要 50 ns 开关:

I p e ak = \frac{Q g}{Δ t} = \frac{200 nC}{50 ns} = 4 A

但实际峰值瞬态需要 10-20 A buffer — 因为:

米勒平台区电流上 2-3×
栅极电阻 $R g$ 不能太大(开关损耗 ↑)
$R g$ 小 → $I p e ak$ 大

IGBT 驱动典型 3-5 A 够,SiC 必须 10-20 A。这是为什么 SiC 驱动 IC 比 IGBT 大 5-10×。

主流 IC 峰值能力(driver 输出级本身,不含外接 booster;均取 datasheet 典型峰值):

Infineon 1ED3491MC12M: ±9 A(X3 Enhanced)
TI UCC21750: ±10 A
TI ISO5852S: 2.5 A 源 / 5 A 汇(split output,源电流才是限开通速度的那个,故 SiC 主驱偏边缘)
大模块( $Q g$ 200 nC+ 要 15-20 A)时 driver 后加图腾柱 booster 级,或选专用大电流 IC——"必须 10-20A"钉的是驱动输出能力而非某个 IC 型号

6. ⑤ Vth 漂移 + BTI — 长期可靠性

SiC MOSFET 的 SiO2 / SiC 界面有界面缺陷(interface traps),长时间高温 + 正栅压下 PBTI(正栅压主导;负压关断侧才是 NBTI)让 $V t h$ 漂:

1000h @ 175℃ + 15V Vgs: $V t h$ 漂 -0.3 to -0.5 V
8 年 EV 加速: $V t h$ 从 4V → 3.5V

后果:

Miller 抗扰下降(margin -0.5V)
开关延时变化(影响死区时序)
静态 $I D$ 漂(温度补偿失效)

工程对策:

关断负压 ≥ -3V 留余量(即便 Vth 漂到 3.5V, $V g s = - 3 V$ 仍远低于 $V t h$ ,Miller 注入难假开)
DV 阶段必做 Vth shift 加速测试(150℃ + 15V + 1000h),记录 Vth 漂量
驱动 IC 温度补偿(Vcc 跟温度反向调,部分新 IC 内置)

链接:SiC 可靠性 / Vth drift

7. 主流 SiC 驱动 IC 选型 (2026)

下表汇总 2026 EV 主驱用 SiC 驱动 IC 的关键规格:

IC	CMTI	Peak Current	DESAT	备注
Infineon 1ED3491MC12M	>200 kV/μs	±9 A	可调(~200 ns)	EV 主驱 SiC 旗舰(X3 Enhanced,含 AMC)
TI UCC21750	150 kV/μs	±10 A	~300 ns	EV 主流量产,含 STO
TI ISO5852S	100 kV/μs(min)	2.5/5 A 源/汇	可调	通用,IGBT/SiC 兼容,边缘
onsemi NCV57000	100 kV/μs	+7.8/−7.1 A(Miller 平台 +4/−6A)	~1 μs	经济款
Bosch EG120	加强隔离	分段电流(可编程)	集成	电流源架构,133 栅流 profile 按 VDC/ISW/T 实时选,turn-on Eon 最多 −90% vs 定压驱动,主驱专用

选型逻辑:

800V 主驱 SiC → Infineon 1ED34xx(±9A / CMTI >200)或 TI UCC21750(±10A / CMTI 150),两者都 < 300 ns 可调 DESAT;更大模块另加 booster 级
400V SiC + 经济 → onsemi NCV57000 可考虑(blanking 1μs 临界,需较保守 SCSOA)
通用平台,IGBT/SiC 共用 → ISO5852S 兼容性最好(但源电流仅 2.5A,快开 SiC 偏弱)
想在运行中按工况调 dv/dt 降损耗 → Bosch EG120 这类电流源 / 可编程分段驱动(架构不同,不以固定 peak/DESAT 论)

8. PCB 布局对 SiC 驱动的特殊要求

栅极驱动 IC 物理参数到位还不够,PCB 布局是 SiC 驱动失效的另一大坑:

Gate loop 长度 < 10 mm — 寄生电感 $L l oo p$ 每 mm ~ 0.5 nH,10 mm = 5 nH, $L \cdot d i / d t$ 在 10A/50ns 下 = 1V 的振荡,接近 Vth 余量
Kelvin source 接地(SiC 模块的 Kelvin pin)— 把驱动地连到 die 上方 source pad,绕过主回路电流的压降
Vee 负压回路与正压回路对称(否则负压抖)
隔离障距 ≥ 8 mm(reinforced 1500V CTI 600)
Y cap 共模 隔离障旁,导走开关时共模电流

链接:功率模块 PCB 布局 / Kelvin source

9. 5 个常见陷阱

SiC 驱动失败往往不是 IC 本身,而是没有按 SiC 专用考虑设计。下表 5 个反复出现的工程坑:

陷阱	描述	预防
用 IGBT 驱动开 SiC	单轨 +15/0V → Miller 假开 → 烧	必上双轨 +15/-3V
CMTI 100 kV/μs 用在 SiC	共模瞬变误翻	选 ≥ 150 kV/μs
DESAT blanking 1 μs	吃掉 SCSOA 一半	必 < 300 ns
栅极 loop 5 nH+	振荡 + 假开	gate loop < 10mm + Kelvin source
Vth 漂没做 DV	8 年后失 Miller margin	加速 Vth shift 1000h

10. Worked design — SCT3080AL 400V 驱动器端到端规格

前面 5 个差异是定性的;把它们钉在一颗真器件上,才看得出参数如何互相夹死。取 ROHM SCT3080AL(650V / 80 mΩ 第 3 代 SiC MOSFET,SCT3xxx 系列;本例用于 400V 母线的三相逆变桥),从数据手册锚以下载重参数:内部栅阻 $R G in t$ = 13 Ω、总栅电荷 $Q g$ = 48 nC、 $C i ss$ = 571 pF、 $C r ss$ = 19 pF(故 $C g s = C i ss - C r ss$ = 552 pF)、 $V t h$ = 2.7–5.6 V(典型 ~4V)、门极绝对最大 = -4V / +22V、 $R t h J C$ = 0.86 K/W。开关频率取 $f s w$ = 20 kHz。

10.1 栅压轨:为什么 +18V 开 / 关断轨被夹死

开通轨取 +18V(不是 Si/IGBT 的 10–15V):SCT3080AL 只有在 $V g s$ = +18V 时沟道才完全增强、拿到手册标称 80 mΩ 的 $R D S (o n)$ ;若只给 +15V,沟道未全开、 $R D S (o n)$ 明显上抬,导通损耗涨。代价是 +18V 把 Miller 注入的绝对电位与 PBTI 应力也一并抬高。

关断轨是本设计的咬合点。门极负压 absmax = -4V,这意味着 Si / 更早世代 SiC 惯用的 -5V 关断轨直接超 absmax → 栅氧退化,不能用。关断轨只剩 0V 或 -4V 两个选项,下一步的 Miller 校核决定选哪个。

10.2 峰值 / 平均栅流与驱动器选型

峰值栅流由驱动电压除以回路总栅阻决定。取开通外部 $R g$ = 10 Ω:

I g = \frac{V d r v}{R g + R G in t} = \frac{18 V}{10 Ω + 13 Ω} = 0.78 A

取关断外部 $R g$ = 3 Ω(非对称,快关以压 Miller):关断从 +18V 摆到 −4V 轨(§10.3 结论),摆幅 22V, $I g = 22 V / (3 Ω + 13 Ω) = 1.375 A$ 。平均栅流与驱动损耗:

I g (avg) = Q g \cdot f s w = 48 nC \times 20 kHz = 0.96 mA

驱动器 + $R g$ 总栅耗 $\approx Q g \cdot V d r v \cdot f s w$ = 48 nC × 18V × 20 kHz ≈ 17 mW,可忽略。注意峰值只 ~1A:这颗分立 48 nC 器件与 §5 的模块级(100–200 nC → 10–20A)差一个数量级,不需要大电流缓冲级。选型上仍取隔离驱动如 TI UCC21750——峰值能力(10A)对这颗是过剩的,选它是为 CMTI 150 kV/μs + DESAT + 加强隔离,实际驱动电流由外部 $R g$ 设到 0.78A。

10.3 Miller 假开校核 — RGint = 13Ω 把 0V 轨判死

对管开通时,本(关断)管漏源承受 $d v / d t$ 。取 $d v / d t$ = 20 V/ns = 20 kV/μs(10 Ω 开通阻的典型值)。流过 $C r ss$ 的 Miller 电流:

i M = C r ss \cdot \frac{d v}{d t} = 19 pF \times 20 V/ns = 0.38 A

该电流经关断路径栅阻(外部 3 Ω + $R G in t$ 13 Ω = 16 Ω)抬高栅压:

Δ V g s = i M \cdot (R g + R G in t) = 0.38 A \times 16 Ω = 6.1 V

若关断轨 = 0V,栅压峰值 +6.1V > $V t h$ min 2.7V → 假开 → 直通。有人会说加 Active Miller Clamp 压住即可——但 AMC 只能旁路外部 $R g$ ,封装内 13 Ω 的 $R G in t$ 旁路不掉。故即便理想 AMC,Miller 注入下限也是:

Δ V g s (floor) = i M \cdot R G in t = 0.38 A \times 13 Ω = 4.9 V

4.9V 仍 > $V t h$ min 2.7V——0V 关断轨即使配完美 AMC 也假开。这正是"用错 $R G in t$ =1Ω 会得出错误结论"的关键点:若误取 1 Ω,算出 $Δ V g s$ = 0.38V,会错判"0V 轨安全";真值 13 Ω 让 0V 轨在物理上不可用。

结论(在这一 dv/dt 选择下):必须用 -4V 关断轨。栅压峰值 = -4 + 4.9 = 0.94V < $V t h$ min 2.7V,margin 1.8V。而 absmax 又恰好是 -4V——"必须负压"与"负压 absmax 只到 -4V"两个约束被逼到同一个数值,设计被夹死,没有 -5V 的余量可退。

但要点破一层:-4V 是 datasheet 的门极 DC 绝对最大,把关断轨常年坐在 -4V = 零 derating、栅氧 TDDB 加速,本身也不是舒服的长期解。所以真正的读法是——在 20 V/ns 这个为压 Eon 而选的高 dv/dt 下,这颗窄窗器件没有好出口:要么坐 -4V absmax,要么退回去限速。姊妹页 Driver Vee 负偏深度 §13.1 给的是另一条出口:把开通阻抬大、 $d v / d t$ 限到 ≤ 10 V/ns,则 Miller floor 减半( $C r ss \cdot d v / d t \cdot R G in t$ = 19pF × 10 × 13 ≈ 2.5V),配强 AMC 后 0V 单极的裕度回正,可直接走 ROHM 官方推荐的 0 / +18V 单极,不必碰负轨。同一颗 SCT3080AL 的分水岭不是"要不要负偏",而是"愿不愿意为降 Eon 把 dv/dt 提到 20 V/ns":提速→被逼上 -4V absmax(本页),限速→留在 0V 单极(姊妹页)。两页是同一窄窗器件的两个 corner 出口,不矛盾。

10.4 CMTI 与短路时序预算

隔离驱动的 CMTI 必须盖住实际 $d v / d t$ 。本例 20 kV/μs,100 kV/μs 驱动给 5× 余量;但若为降开关损耗把 $R g$ 缩到 $d v / d t$ = 50 V/ns(50 kV/μs),100 kV/μs 只剩 2×——所以 §7 选 ≥ 150 kV/μs 是有余量依据的,不是凑数。

短路侧,SCT3080AL 的短路耐受时间(SCWT)约 2–3 μs(第 3 代分立管,与 §4 的 SiC 通用 ~2 μs 同档)。SC 预算:DESAT 检测 200 ns + blanking 300 ns + soft turn-off 1 μs ≈ 1.5 μs,对 2 μs 器件只剩 0.5 μs 余量。若照 IGBT 的 1–2 μs blanking 设,直接吃穿 SCWT → die。

10.5 Corner — 开关速度 vs 导通热

缩 $R g$ 提速能降开关损耗,但它①抬 $d v / d t$ → 压 CMTI margin + 抬 Miller 注入,②不改导通损耗。导通侧用 $R t h J C$ 定界:SCT3080AL 的 $R D S (o n)$ 温漂很平(第 3 代 SiC),手册典型值 $T v j$ = 25℃ 为 80 mΩ、 $T v j$ = 150℃ 才 115 mΩ(仅 1.44×),故 $T j$ = 125℃ 时 $R D S (o n)$ 线性内插 ≈ 80 + 35 × (125−25)/(150−25) ≈ 108 mΩ(低于 150℃ 的 115 mΩ),取 115 mΩ 作保守上界, $I d$ = 20A →

P co n d = I d^{2} \cdot R D S (o n) = 2 0^{2} \times 0.115 Ω = 46 W

结温升 $Δ T j c = P co n d \cdot R t h J C$ = 46W × 0.86 K/W ≈ 40℃。即 case 70℃ 时 $T j$ ≈ 110℃——热但未到 125℃ 边界。注意别照旧惯例套 2×/160 mΩ 温漂系数:那会把导通损耗高估 ~40%、结温高估 ~15℃,误判成已撞边界。真到边界前单管 20A 连续仍要好散热,corner 出口是降流或并联,而非继续缩 $R g$ 提速。

10.6 Corner — 热与老化把 Vth min 二次下拉,侵蚀 Miller 裕度

§10.3 那 1.8V 裕度是在 $V t h$ min = 2.7V(25℃ datasheet 下限) 下算的,但 Miller 假开的真正对手是高温 + 老化后的 $V t h$ min,它只会更低。两条一起压:高结温把 $V t h$ 再拉低 ~0.5V(SiC $V t h$ 负温系数),§6 的 PBTI 又让 $V t h$ 8 年漂 ~-0.5V。取复合最劣 $V t h$ min ≈ 2.7 − 0.5 − 0.5 = 1.7V,重算两条轨:

-4V 轨:栅峰值 0.94V,裕度 = 1.7 − 0.94 = 0.76V,仍正——-4V 熬得过热+老化复合 corner。
0V 轨:Miller floor 4.9V(理想 AMC 下),4.9V ≫ 1.7V,任何温度/寿命点都假开,连热都不用等。

结论:这个 corner 不改选择,反而加固了 §10.3——0V 轨不是"薄裕度",是根本不在物理可行域内;而 -4V 即便被逼上 absmax,也把 0.76V 的热+老化裕度留住了。工程动作:DV 阶段必做 §6 的 1000h $V t h$ shift 加速,拿到真实老化漂量再回代这条 margin,而不是赌 25℃ 的 2.7V。

10.7 Corner — 关断提速 vs 关断过压,快关不是免费的

§10.2 取了非对称 $R g$ (关断外阻 3Ω < 开通 10Ω),快关本意是缩短 Miller 注入窗、压对管串扰。但关断 $R g$ 不能无限小:关得越快 $d i / d t$ 越高,换流回路寄生 $L s$ 上的 $L \cdot d i / d t$ 过压越大,顶在 $V d s$ 上。本例 650V 器件 / 400V 母线,过压余量 = 650 − 400 = 250V。设回路 $L s$ ≈ 20 nH(模块+PCB),关断 $d i / d t$ 从 3Ω 阻的 ~2 A/ns 推到 1Ω 的 ~4 A/ns:

V o v er s h oo t = L s \cdot \frac{d i}{d t} = 20 nH \times 4 A/ns = 80 V

400 + 80 = 480V,离 650V 还有一段——在 400V 母线这条 corner 不是最先撞的(先撞的是 §10.5 导通热 / §10.4 CMTI)。但把这颗器件搬到 800V 母线 就翻脸:800 + 80 = 880V > 650V $B V D S S$ ,关断过压直接击穿——这也是 800V 主驱不用 650V 管、要上 1200V 级的原因之一。故关断侧的 corner 出口不是"继续缩 $R g$ ",而是软关断 / clamp 压 $d i / d t$ ,或按母线选够高 $B V D S S$ 的器件。三个 corner 各卡一头:§10.5 卡导通热、§10.6 卡 $V t h$ 老化、§10.7 卡关断过压——没有一个方向能靠"缩 $R g$ 提速"一把梭。

链接:栅极驱动保护链 / SiC 器件 / Phase-leg 串扰抑制

11. Gotcha 链 — SCT3080AL 驱动的 7 个连锁坑

上面 worked design 的每一步都埋着一个反复被踩的坑,而且它们连锁:

门极负压 absmax = -4V(不是 -5V) — SCT3080AL 手册 $V g s$ 绝对最大 -4V/+22V。照 Si / 更早 SiC 惯例上 -5V 会瞬间超 absmax → 栅氧退化/击穿。关断轨只能 0V 或 -4V。
$R G in t$ = 13Ω(不是 1Ω)决定 Miller 抗扰下限 — AMC 只旁路外部 $R g$ ,封装内 13Ω 旁路不掉,故 Miller 注入下限 $Δ V g s$ = 0.38A × 13Ω = 4.9V,已 > $V t h$ min 2.7V。0V 关断轨即便加 AMC 仍假开。
两约束把设计夹死到 -4V — 因坑 2,0V 轨不可用;因坑 1,负压最多 -4V。-4+4.9 = 0.94V,margin 1.8V,没有 -5V 的退路。用错 $R G in t$ =1Ω 会误判"0V 轨够"。
+18V 开通(不是 Si 的 10–15V) — 要 80 mΩ 的 $R D S (o n)$ 必须 +18V;+15V 时 $R D S (o n)$ 升。但 +18V 也抬 Miller 绝对电位与 BTI 应力。
BTI 吃掉那 1.8V margin — PBTI 让 $V t h$ 8 年漂 ~-0.5V,关断 margin 1.8→1.3V。若当初赌 0V 轨 + AMC,漂移后必假开 → DV 必做 1000h $V t h$ shift。
SCWT ~2–3μs(10μs 是 IGBT 档,别照搬) — SCT3080AL 短路耐受在 SiC 通用 ~2μs 档,SC 链 1.5μs 只剩 0.5μs 余量。blanking 一旦按 IGBT 的 1–2μs 设就 die。
CMTI 必须盖住实际 $d v / d t$ — 20V/ns→20kV/μs;若缩 $R g$ 到 50V/ns→50kV/μs,100kV/μs 驱动只 2× → 选 ≥150kV/μs。

这 7 条不是并列清单,而是一条从"absmax -4V"经" $R G in t$ =13Ω"逼出"必须 -4V 关断轨"、再被"BTI 漂移"和"SCWT 收紧"两头夹的因果链——错一个数(尤其 $R G in t$ )就会得出安全但实际会烧的设计。

核心要点

SiC 驱动 IC 与 IGBT 驱动物理上不兼容 — 5 个核心差异不可妥协。
双轨 +15/-3V 是 SiC 必备:Vth 4V + Miller 注入 → 0V 不够防直通。
CMTI > 100 kV/μs(典型 150),IGBT 50 不够。
DESAT blanking < 300 ns,SCSOA ~2μs 是硬约束。
Peak current 10-20A,SiC Qg + 快开关要求。
Vth 漂 -0.5V / 8 年 必加速测试,关断负压留余量。
主流 5 家:Infineon 1ED34xx / TI UCC21750 / TI ISO5852S / onsemi NCV57000 / Bosch EG120(电流源/可编程)。
PCB 布局比 IC 选型更难失败:Kelvin source + gate loop < 10mm + 8mm 隔离障距。

缩写表

只列本页用到的工业标准缩写;通用英语…

只列本页用到的工业标准缩写;通用英语 / 单位 / 月份 / 我们的 层/Lx tag 不列。覆盖不到的术语见正文 inline 注释。

缩写	全称	中文 / 备注
IGBT	Insulated-Gate Bipolar Transistor	绝缘栅双极晶体管
TI	Texas Instruments	德州仪器
ON	onsemi	安森美
SAE	Society of Automotive Engineers	美国汽车工程师学会
DV	Design Validation	设计验证
PCB	Printed Circuit Board	印刷电路板
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor	金属氧化物场效应晶体管
EV	Electric Vehicle	电动车
MCU	Microcontroller Unit	微控制器(本页多指车规多核 MCU)
EMI	Electromagnetic Interference	电磁干扰
STO	Safe Torque Off	安全转矩关闭 (IEC 61800-5-2)

Cross-references

← 索引
栅极驱动保护链 — 7 道防线
SiC 器件 — 物理基础
Driver Vee 负偏深度 — 同颗 SCT3080AL 的 0V-单极 vs -4V-负轨另一 corner 出口
Miller Clamp 深度 — passive/active clamp 为何救不了 0V 关断
低压辅助电源 — 隔离驱动电源
SafeState Manager — STO 与驱动协同
EV traction inverter 全栈