SiC 驱动专项 — CMTI / 负压 / Vth 漂 / 强电流

SiC 驱动 IC 之所以贵 5-10×、之所以专用,根因不是营销而是物理参数压力上一档。下图把 5 个具体差异 + 物理原因 + 工程后果一次画清,后面章节是这张图的展开:

SiC MOSFET 与 IGBT 在 $Vth$ 上差很多:

• SiC $Vth$ = 2.5-4 V(部分 Wolfspeed C3M 系列 2.5V)
• IGBT $Vth$ = 5-7 V

低 $Vth$ 加上 SiC 强 dv/dt 让 Miller 电容 $Cgd$ 把 $Vds$ 飙升注入下管栅极的电压容易超过 $Vth$:

典型 SiC 工况母线 800V,即 $\Delta Vds$ ≈ 800V(开关瞬间的漏源电压摆幅);~200 V/ns 的 dv/dt 只决定这 800V 多快出现(对应 ~4ns 跳变),不与 $\Delta Vds$ 相乘。代入 $\Delta Vgs=\frac{Cgd}{Cgd+Cgs}\cdot 800V$(低 Crss SiC 的 $\frac{Cgd}{Cgd+Cgs}$ ≈ 0.003-0.004)→ $\Delta Vgs$ 推到 ~2-3V。若驱动只到 0V,叠加 Miller 注入后 $Vgs$ 接近 $Vth$ → 假开 → 上下管直通 → 烧。

对策:关断电压 -3V(典型 -2 至 -5V),给 4-5V margin。这是 SiC 驱动 IC 必须双轨供电的本质原因。

链接:栅极驱动保护链 §3 Active Miller Clamp

EV 主驱用隔离驱动(电气隔离 1500V+),信号穿过隔离障从低压 MCU 到高压栅极。问题:SiC 开关瞬间 $Vds$ 200+ V/ns 变化 → 整个隔离障两端共模瞬变 → 隔离 IC 内部逻辑可能"误翻"。

CMTI (Common-Mode Transient Immunity) 是关键指标:

• IGBT 时代 50 kV/μs 够用
• SiC 必须 > 100 kV/μs,部分场景需 150-200 kV/μs

CMTI 不够的后果:开关瞬间驱动 IC 输出假信号 → 错开关 → DESAT 误触 / 上下直通 / EMI 涨。

主流 SiC 驱动 IC CMTI:

• Infineon 1ED34xx: 150 kV/μs
• TI UCC21750: 150 kV/μs
• TI ISO5852S: 100 kV/μs(早期款,IGBT/SiC 通用)
• 新款都 ≥ 150 kV/μs

链接:isolated gate driver

SiC SCSOA (Short Circuit Safe Operating Area) 只10 μs — 短路后 10 μs 内必须关栅,过了就 die 永久损伤。

DESAT blanking time 是必要的:开关瞬间 $Vds$ 自然高,blanking 防误判。但 blanking 长就吃掉 SCSOA 余量:

• IGBT SCSOA 30 μs+,blanking 1-2 μs ok
• SiC SCSOA 10 μs,blanking 必须 < 300 ns

主流 SiC 驱动 IC DESAT 响应:

• 检测 200-300 ns
• Soft Turn-Off 1-2 μs
• 整链 ≤ 3-5 μs → 落在 10 μs SCSOA 安全区

链接:栅极驱动保护链 §3 DESAT

SiC die 栅极电荷 $Qg$ 100-200 nC(IGBT ~ 500 nC 但 SiC 想要更快开关)。想要 50 ns 开关:

但实际峰值瞬态需要 10-20 A buffer — 因为:

• 米勒平台区电流上 2-3×
• 栅极电阻 $Rg$ 不能太大(开关损耗 ↑)
• $Rg$ 小 → $Ipeak$ 大

IGBT 驱动典型 3-5 A 够,SiC 必须 10-20 A。这是为什么 SiC 驱动 IC 比 IGBT 大 5-10×。

主流 IC 峰值能力:

• Infineon 1ED3491: 14 A
• TI UCC21750: 10 A
• TI ISO5852S: 5 A(部分 SiC 应用边缘)
• 新款都 ≥ 15 A 起

SiC MOSFET 的 SiO2 / SiC 界面有界面缺陷(interface traps),长时间高温 + 正栅压下 PBTI(正栅压主导;负压关断侧才是 NBTI)让 $Vth$ 漂:

• 1000h @ 175℃ + 15V Vgs:$Vth$ 漂 -0.3 to -0.5 V
• 8 年 EV 加速:$Vth$ 从 4V → 3.5V

后果:

• Miller 抗扰下降(margin -0.5V)
• 开关延时变化(影响死区时序)
• 静态 $ID$ 漂(温度补偿失效)

工程对策:

• 关断负压 ≥ -3V 留余量(即便 Vth 漂到 3.5V,$Vgs=-3V$ 仍远低于 $Vth$,Miller 注入难假开)
• DV 阶段必做 Vth shift 加速测试(150℃ + 15V + 1000h),记录 Vth 漂量
• 驱动 IC 温度补偿(Vcc 跟温度反向调,部分新 IC 内置)

链接:SiC 可靠性 / Vth drift

下表汇总 2026 EV 主驱用 SiC 驱动 IC 的关键规格:

选型逻辑:

• 800V 主驱 SiC → Infineon 1ED34xx 或 TI UCC21750(都 ≥ 10A + < 300ns + CMTI 150)
• 400V SiC + 经济 → ON NCV57000 可考虑(blanking 1μs 临界,需较保守 SCSOA)
• 通用平台,IGBT/SiC 共用 → ISO5852S 兼容性最好

栅极驱动 IC 物理参数到位还不够,PCB 布局是 SiC 驱动失效的另一大坑:

• Gate loop 长度 < 10 mm — 寄生电感 $Lloop$ 每 mm ~ 0.5 nH,10 mm = 5 nH,$L\cdot di/dt$ 在 10A/50ns 下 = 1V 的振荡,接近 Vth 余量
• Kelvin source 接地(SiC 模块的 Kelvin pin)— 把驱动地连到 die 上方 source pad,绕过主回路电流的压降
• Vee 负压回路与正压回路对称(否则负压抖)
• 隔离障距 ≥ 8 mm(reinforced 1500V CTI 600)
• Y cap 共模 隔离障旁,导走开关时共模电流

链接:功率模块 PCB 布局 / Kelvin source

SiC 驱动失败往往不是 IC 本身,而是没有按 SiC 专用考虑设计。下表 5 个反复出现的工程坑: