Gate Drive Power Supply — 栅极驱动隔离电源设计全栈

隔离能力有两个不同数字,混用是常见错误。一是 hipot 测试电压(1 秒耐压,验证屏障完整性),二是 连续工作电压下的安全等级(reinforced/basic,决定能否长期跨越该电位)。以 Murata MGJ2 为例:hipot 为 5.2kVDC/1s(100% 产测),但 UL60950 reinforced 认证的连续工作电压仅 150Vrms;功能隔离(非安全屏障)下可持续承受 > 1.5kV。

对 400V DC 母线:IEC 60664-1 下,400V 工作电压、过压类别 III(OVC III)对应额定冲击耐压 4kV,reinforced 绝缘在冲击表上再上一档取值。MGJ2 的 5.2kVDC hipot 与 3mm 爬电/间隙足以覆盖 400V 母线的冲击与功能隔离需求;但若该屏障要作为 SELV 到 HV 的安全 reinforced 屏障且工作电压达 400V,则 MGJ2 的 reinforced 认证上限(150Vrms)不够,需选更高工作电压等级的模块或叠加第二重屏障。选型时务必区分"扛得住瞬态"和"够得上安全等级"。

CMTI 描述 $dV/dt$ 冲击下电源与驱动不产生误触发的能力。物理链路:高侧节点 $dV/dt$ 通过隔离屏障等效跨绕组电容 Ciso 注入,产生瞬态共模电流

Ciso 越小,注入电流越小,CMTI 越高。MGJ2 采用超低耦合电容设计,Ciso 仅约 2.8–4pF:在 $dV/dt$ = 10kV/µs 下 $Icm\approx 2.8\text{pF}\times 10\text{kV/}\mu \text{s}=28\text{mA}$,该电流在输出阻抗上引起的扰动很小,故 MGJ2 实测 dv/dt 抗扰达 80kV/µs。CMTI 选型规则取 5 倍最大 $dV/dt$ 裕量:

对 400V SiC 逆变器,最大 $dV/dt$ 约 5–20kV/µs(取决于 RG),取 10kV/µs 则要求 ≥ 50kV/µs。MGJ2 的 80kV/µs 与 UCC21750 的 CMTI ≥ 150kV/µs 均满足;真正需要核算的是 PCB 布局与去耦(Ciso 是模块给定量,布局引入的额外耦合才是变量)。

栅极电源纹波直接叠加到 VGS 上,超过预算就引起开关延迟 jitter 或虚假触发。纹波预算:SiC ≤ 500mVpp(总 Vth 裕量约 2V 的 25%)、IGBT ≤ 1Vpp。纹波来源包括隔离 DC/DC 自身输出纹波(MGJ2 典型 30–50mVpp,按 Murata 规定的 450Ω/50Ω 探头法测)加 PCB 走线阻抗加开关噪声耦合。去耦设计详见 Driver Supply Ripple/Noise 页。

双极性输出模块(VCC 与 VEE 共用一套磁性结构)存在固有交叉调节:一侧重载而另一侧轻载时,轻载侧电压漂高。MGJ2 数据手册给出量化门槛——最小负载须为额定的 10%;低于 5% 时输出会升至约 1.25 倍标称值。这对负轨尤其危险,但危险方向常被讲反:轻载升压使 $|VEE|$ 增大(例 −3.5V 轨在 <5% 负载升至约 1.25× → 约 −4.4V),关断裕量 $|VEE|-Vthnoise$ 反而随之增大;真正的风险是负轨过压越过器件栅极负向绝对最大值——−4.4V 已击穿 SCT3080AL 的 VGSS(DC)= −4V 上限,与 G5 同源(栅氧损伤/击穿),而非"米勒把 VGS 抬过 Vth 误导通"(见 Gotcha G2)。

工程应对:给轻载侧加最小负载电阻,维持 ≥ 10% 额定负载比例:

以 VEE = 3.5V、Prated = 2W:$Rmin=3.5^2/(0.1\times 2)=61\Omega$,消耗约 200mW——是显著代价,需计入总功率预算,也是"别盲目选大功率模块"的理由(模块越大,维持 10% 最小负载的浪费越大)。

推挽拓扑适合低功率(< 2W)、电压定制、PCB 集成要求高的场合。TI SN6505B 直驱变压器原边,工作频率 200kHz–1MHz,体积极小,成本极低。代价:需自制或采购匹配变压器,CMTI 由变压器 Ciso 决定,难以在没有屏蔽层设计的情况下量化保证。详细推挽电路分析见 Isolated Push-Pull 电源 页。

反激适合 2–10W 功率、需多路稳压输出的场合。一颗初级控制器可带多组次级(含多通道辅助),但每通道仍需独立变压器绕组实现隔离。CMTI 同样依赖变压器设计与屏蔽层工艺。

Murata MGJ 系列、RECOM RxxD 系列、CINCON CHBx 系列将变压器、整流、稳压全部封装于 SMD/DIP 模块,规格书直接标注隔离电压、CMTI、隔离电容、输入范围。弊端:电压规格不可定制、大批量 BOM 成本偏高。工程快速验证阶段首选;量产后可评估替换为定制分立方案。本页 worked design 用 MGJ2 系列展开,因为它把 CMTI 相关的 Ciso 直接标注(2.8–4pF),便于闭环核算。

UCC21750 的 UVLO 监测的是 VCC(输入侧)与 VDD 相对 COM(VDD−COM,即正轨相对开关源极),ON/OFF 阈值 12.0/10.7V。它不直接监测负轨 VEE。后果:若采用 bipolar 供电、负轨 VEE 悄然丢失(例如负轨升压电路故障),VDD−COM 仍正常,UVLO 不报警,而关断负偏置已消失——米勒电流可把 VGS 抬过 Vth 导致误导通,却无 FAULT 提示。根治:① 优先 unipolar + 有源米勒箝位(不依赖负轨,从根上消除该盲区);② 若必须用负轨,加独立的 VEE 欠压监测(比较器 + 光耦/数字隔离回报),不要假设驱动 IC 的 UVLO 会兜底。这与"米勒箝位阈值 2.0V(ref VEE)"配合:箝位以 VEE 为参考,VEE 丢失时箝位阈值也一起漂移。

双轨模块 VCC 重载/VEE 轻载时,VEE 绝对值增大(轻载升压,不是减小)。MGJ2 数据手册给出量化拐点:负载 < 10% 时脱离规格,< 5% 时输出升至 1.25×。危险方向常被误判成"负轨绝对值变小、关断裕量消失",实际相反:关断噪声裕量 $|VEE|-Vthnoise$ 随 $|VEE|$ 增大而变大,真正的杀手是负轨过压击穿栅极——以 MGJ2D152003SC 的 −3.5V 轨为例,<5% 负载升至约 1.25× → 约 −4.4V,已越过 SCT3080AL 的 VGSS(DC)= −4V 绝对最大值,加速栅氧退化甚至击穿(与 G5 同源),而非"米勒把 VGS 抬过 Vth 误导通"。根治:VEE 侧加最小负载电阻维持 ≥ 10% 额定负载(见 §2.4 的 Rmin 计算),或改用 unipolar 正轨 + 有源米勒箝位替代负轨。

桥臂 $dV/dt$ 不只通过信号通道影响驱动 IC,还通过模块 Ciso 耦合到 VCC/VEE 输出,引起超压尖峰。若 VCC 尖峰使 VDD−VEE 超过 UCC21750 abs max(33V),瞬间击穿,且此失效无 DESAT/FAULT 通道报告,表现为驱动 IC "随机"失效。MGJ2 的 Ciso 仅 2.8–4pF 已把耦合压到很低,但布局若在屏障两侧堆叠大铜面会额外增容。检查方式:用差分高频探头测 VCC 对 GND 在开关瞬间的尖峰,不能以静态电压代替。

MGJ2 工作温度 −40/+100°C。EV 电机控制器内腔 125°C 不罕见,此时模块超出工作范围(不是简单降额)——器件规格不再保证,长期可致间歇欠压 → UVLO 触发 → 逆变器随机停机。必须确认模块环境 < 100°C(强制散热/隔热),或选更高温等级器件。别把"轻载有功率裕量"误当"温度也有裕量":功率裕量与温度上限是两个独立约束。

"SiC 驱动用 −5V 偏置"是从 IGBT 习惯移植的常见错误。SCT3080AL 绝对最大负栅压为 −4V(surge 也仅 −4V):施加 −5V 已超规格,加速栅氧 BTI(Bias Temperature Instability)退化,缩短寿命。这直接排除 MGJ2 的 −5/−8.7/−15V 标准负轨。其他 SiC 型号(如 Wolfspeed C3M0040120K 允许 −10V)不受此限——必须逐器件查 datasheet,不能套用同一负压值。SCT3080AL 选 0V(unipolar + 米勒箝位)或最多 −3.5V(MGJ2D152003SC)。

若 bipolar 模块中 VCC 先到位、VEE 还未建立(负轨升压滞后),在此短暂窗口 $VGS=VCC-VEEfloat=15-0=15\text{V}$,功率器件已有 15V 栅压而参考尚未稳定,可能在 $VCE>0$ 下短暂误导通。MGJ2 双输出共用磁芯,两轨基本同步输出(风险低);但"单正轨 + 分立负轨升压"拓扑必须用软启动或顺序控制确保 VEE 不滞后。unipolar 方案天然规避此问题。

MLCC 紧贴驱动 IC 管脚是正确做法,但若完全消除 ESR,隔离变压器漏感 Llk 与 Cout 形成串联 LC 振荡:

典型 Llk = 100nH、Cout = 10µF:$fring\approx 159\text{kHz}$,恰落在开关频率谐波附近呈低阻抗,反使 VCC 纹波恶化。工程规则:MLCC 后串联 1–5Ω 小阻尼电阻,或混用 MLCC 加聚合物铝电解(本身 20–50mΩ ESR 提供阻尼)。Murata 的纹波测试法本身就规定了含 10µF 钽电容(ESR < 100mΩ)的去耦网络,照搬其网络可复现规格纹波。

−40°C 下 X5R/X7R MLCC 因介电温度系数,10µF 实际容值降至约 7–8µF,去耦效果减弱;隔离模块启动时间也随输入上升沿变慢(MGJ2 典型启动 2.5–5ms @10µF 负载,更大容性负载更长)。若同时用 bootstrap 供高侧,充电时间增长可能超过死区窗口,第一个 PWM 周期占空比异常,触发过流保护误动。应对:低温验证时专门测第一个 PWM 周期的高侧 VCC 波形与启动时序。

EV 电控热浸泡 125°C 场景:MGJ2 工作上限仅 100°C,125°C 已出规格,输出电压不再保证。即便轻载,超温下 VCC 可能间歇欠压触发 UCC21750 VDD UVLO(12.0/10.7V 迟滞),在 PWM 运行中间歇关断驱动输出,导致逆变器随机失力矩。识别方式:逻辑分析仪监测 RDY/FAULT 引脚在高温下的抖动。根治:强制散热至模块环境 < 100°C,或选 AEC-Q 高温等级隔离电源。

ISO 16750-2 起动脉冲:12V 总线可跌至 9V。若直接用 12V 输入无稳压模块,输出按比例下跌:$Vout\approx 15\text{V}\times (9/12)=11.25\text{V}$,低于 UCC21750 VDD UVLO ON 阈值 12.0V → 驱动关断。应对:① 用 12V→5V 稳压 Buck 加 5V 输入 MGJ2(5V 侧在 9V 输入时仍稳);② 或在 12V 输入款前加储能(大电解/超级电容)缓冲起动瞬态;③ 确认模块输入调节范围覆盖 9–16V。本页主设计已用 5V 中间轨方案,天然抗拉弧。