DRV-B4 — Miller 钳位:从 dv/dt 经 Cgd 的误开通,推出内部栅阻天花板、主动钳位与负压两条路线的分工

直觉里,把一只管子关断就是把它的 $V_{gs}$ 拉到 0 V(或负压)、让它彻底 OFF。但 $C_{gd}$(米勒电容)把这件事变得不可靠:关断态的栅极通过 $C_{gd}$ 与漏极强耦合,而漏极电压正是开关节点电压。对管一开通,开关节点从 0 猛跳到 $V_{bus}$,这个 $\mathrm{d}v/\mathrm{d}t$ 就通过 $C_{gd}$ 往关断管的栅极灌一股位移电流 $i_{cg}=C_{gd}\mathrm{d}v/\mathrm{d}t$。

问题的尖锐来自 SiC:它的 $\mathrm{d}v/\mathrm{d}t$ 可达 $50\text{-}150V/ns$,比 IGBT 高约一个数量级,而 SiC 的 $V_{th}$ 又本就低(典型 $2\text{-}4\mathrm{V}$)。灌进来的电流抬起的 $V_{gs}$ 尖峰,极易越过这个低阈值。所以 DRV-B4 的硬约束是:关断态栅极不是一个稳定的低电位,而是一个被对管 $\mathrm{d}v/\mathrm{d}t$ 持续攻击的节点;判据是这个被抬起的 $V_{gs,peak}$ 必须始终留在 $V_{th}$ 以下。 反过来,对管关断时开关节点下跳(负 $\mathrm{d}v/\mathrm{d}t$)又会把栅压拉负、可能越过 $V_{gs,min}$ 伤栅氧——那是负串扰的可靠性问题(见底座页),本讲聚焦更致命的正串扰误开通。下面先把 $V_{gs,peak}$ 定量拆开,再暴露一个多数资料回避的天花板。

灌进栅极的位移电流有两条去处:一部分给 $C_{gs}$ 充电、抬高栅压,一部分经栅极回路电阻 $R_{eff}$ 流回驱动器的低电位。哪一项主导,取决于 $\mathrm{d}v/\mathrm{d}t$ 事件相对栅极回路时间常数 $R_{eff}{C}_{gs}$ 的快慢,给出两个极限:

栅极高阻极限(驱动器还没来得及泄流):全部位移电荷进 $C_{gs}$–$C_{gd}$ 分压,这是纯电容分压上界

栅极低阻(准稳态 dv/dt)极限:$C_{gs}$ 已充到定值不再吸流,$i_{cg}$ 全部流过 $R_{eff}$,尖峰是阻性压降

两式合起来就是抗误开通的一阶判据。电容分压项只由器件的 $C_{gs}/C_{gd}$ 比决定,与 $R_g$、$\mathrm{d}v/\mathrm{d}t$ 无关——这是为什么"器件抗假触发能力"首先看 $C_{gs}/C_{gd}$ 比:比值越大,分压越小。阻性项则告诉我们钳位的方向:把关断态栅极回路做成尽可能低阻($R_{eff}\to 0$),就能压掉阻性尖峰。主动钳位正是干这件事。但下一节会看到,这条路撞到一个器件内部的硬墙。

这是全讲的枢纽,也是最反直觉的一点。主动钳位把一只 MOS 把栅极引脚短接到 $V_{EE}$,直觉上引脚电位被死死压住、尖峰就没了。但 $C_{gd}$ 灌电流的落点不是引脚,而是芯片内部的栅节点,二者之间隔着一段内部栅阻 $R_{Gint}$(die 里的多晶硅栅电阻,分立 SiC 常达数欧到十几欧)。

于是稳态 $\mathrm{d}v/\mathrm{d}t$ 下,内部栅节点相对 $V_{EE}$ 的电位是位移电流流过"外部钳位阻抗 + 内部栅阻"的总压降:

把外部钳位做到理想的 $Z_{clamp}=0$,die 栅仍抬起

这是一条谁都绕不过的地板:$R_{Gint}$ 在芯片里,焊在外面的任何钳位、任何低阻走线都动不了它。真正决定误开通与否的是 die 栅电位,而 die 栅至少被抬 $i_{cg}{R}_{Gint}$。如果这一项本身就 $>V_{th}$,那么无论 passive 还是 active、无论 $Z_{clamp}$ 多低,0 V 关断都守不住——这正是多数"active clamp 万能"叙述回避的真相。下面用一个可逐步复核的算例把它钉死。

取一颗分立 SiC MOSFET(1200 V 级,与 DRV-B3 的 800 V 母线口径一致)与一组可复核参数:

Step 1 — 位移电流:

Step 2 — 先看不钳位有多糟(高阻电容分压上界):

是 $V_{th}$ 的近 5 倍——栅极一旦悬空/高阻必炸。所以钳位不是可选项,是底线。

Step 3 — RGint 地板(理想 0Ω 外部钳位的极限):

哪怕外部零阻钳位,die 栅仍抬 4.88 V $>V_{th}=2.5$ V。 单靠钳位(不加负压)在这个工况下数学上就不可能守住 0 V 关断。

Step 4 — passive 与 active 在 0V 关断下双双失守。die 峰值 $=i_{cg}(Z_{clamp}+R_{Gint})$:

• passive($R_{g,off}=3\Omega$):$0.75\times (3+6.5)=7.13\mathrm{V}$
• active($Z_{clamp}\approx 1\Omega$):$0.75\times (1+6.5)=5.63\mathrm{V}$

两者都 $>2.5$ V → 误开通。active 只比 passive 好 $0.75\times 2=1.5$ V,因为 4.88 V 的 $R_{Gint}$ 压降二者共担、谁都绕不过。

Step 5 — 唯一解是负偏,active 的真实价值是省负压裕度。要 die 峰 $<V_{th}$,需 $V_{EE}<V_{th}-i_{cg}(Z_{clamp}+R_{Gint})$:

• active:$V_{EE}<2.5-5.63=-3.13\mathrm{V}$ → 取 $V_{EE}=-4$ V
• passive:$V_{EE}<2.5-7.13=-4.63\mathrm{V}$ → 需 $V_{EE}\le -5$ V,多数 SiC 栅极负向 absmax 只有 $-4\sim -10$ V,已逼近甚至越界

热态更糟:SiC 的 $V_{th}$ 温度系数据实测约 $-6mV/K$(据 ScienceDirect kVT ≈ −6.37 mV/°C),150 K 升温掉约 0.9 V,$V_{th,min}$ 从 2.5 V 滑到约 1.6 V,active 所需 $V_{EE}$ 恶化到 $1.6-5.63=-4.03$ V——贴死 $-4$ V absmax。

Step 6 — 真正的主旋钮是 dv/dt,不是栅侧。地板 $=i_{cg}{R}_{Gint}=C_{gd}(\mathrm{d}v/\mathrm{d}t)R_{Gint}\propto \mathrm{d}v/\mathrm{d}t$。把对管开通 $\mathrm{d}v/\mathrm{d}t$ 从 50 减半到 25 V/ns(增大对管 $R_{g,on}$):$i_{cg}\to 0.375$ A,地板 $\to 0.375\times 6.5=2.44$ V $<V_{th}$,active die 峰 $\to 0.375\times 7.5=2.81$ V,只需微弱负压即可落地。同一颗器件、同一个钳位,降一半 $\mathrm{d}v/\mathrm{d}t$ 就从"守不住"变"轻松守住"——这说明误开通的主控变量是攻击方的 $\mathrm{d}v/\mathrm{d}t$,钳位与负压是在既定 $\mathrm{d}v/\mathrm{d}t$ 下的补救。

(模型说明:Step 4-5 用准稳态阻性式,成立条件是 $\mathrm{d}v/\mathrm{d}t$ 事件时长 $\gtrsim R_{eff}{C}_{gs}$。本例事件时长 $=V_{bus}/(\mathrm{d}v/\mathrm{d}t)=800/50=16$ ns,active 回路 $R_{eff}{C}_{gs}=7.5\Omega \times 1\mathrm{nF}=7.5$ ns,$16>7.5$,准稳态近似成立;更快的短事件则向 Step 2 的电容分压上界偏移。)

worked example 已经把两条路线的角色分清了,这里点透它们为什么不是二选一而是分工。

主动钳位是"追打",不是"预防"。钳位 MOS 只在栅压跌破约 2 V 阈值、经内部比较器判定后才导通,这段激活延迟是数十 ns 量级(如 UCC21750 内置 4 A 钳位,整体传播延迟约 90 ns)。而一次 $\mathrm{d}v/\mathrm{d}t$ 事件只有十几 ns——峰头往往在钳位完全导通前就灌完了,钳位只能压住尾部、削不掉峰头。所以高 $\mathrm{d}v/\mathrm{d}t$ SiC 下,峰头必须靠器件的 $C_{gs}/C_{gd}$ 比 + 负偏先压到 $V_{th}$ 以下,钳位兜后半程、防止栅压在事件后缓慢爬升。它的价值是把所需 $V_{EE}$ 放宽(Step 5:从 $-4.63$ 放宽到 $-3.13$ V),在负向窗口本就窄的 SiC 上腾出裕度。

负压是"预防",从起点就把栅压压到 $V_{th}$ 以下一大截。它不依赖比较器延迟,是唯一能对付峰头的手段。代价是要多一路隔离负压电源、且负向 absmax 窄、瞬态下冲易越界击穿栅氧——所以不能贪,取够用即可(Step 5 的 $-3\sim -4$ V,别压到 $-5$ V)。

而比这两者更靠前、成本最低的一道防线是降 dv/dt——非对称栅阻。误开通的攻击源是对管开通的 $\mathrm{d}v/\mathrm{d}t$,把对管的 $R_{g,on}$ 取得比 $R_{g,off}$ 大(常见 $R_{g,on}>1.5\times R_{g,off}$),就直接压低攻击强度,如 Step 6 所示效果是乘性的。它零额外料、易落地,是 IGBT 项目常单靠它就够的原因;SiC 则通常"非对称栅阻降 $\mathrm{d}v/\mathrm{d}t$ + 负偏压峰头 + 主动钳位兜尾"三道叠加。选型上,ASIL D SiC 主驱几乎必选内置主动钳位的专用 IC(1ED3491 / UCC21750),passive 只在 IGBT 或 $\mathrm{d}v/\mathrm{d}t\le 10$ V/ns 场景够用。

把整讲压成三条,根都是"关断态栅极是被对管 $\mathrm{d}v/\mathrm{d}t$ 攻击的节点,$V_{gs,die}$ 必须留在 $V_{th}$ 下":

1. 判据看 die 栅、不是栅引脚;$R_{Gint}$ 是天花板。 $V_{gs,die}=C_{gd}(\mathrm{d}v/\mathrm{d}t)(Z_{clamp}+R_{Gint})$,理想钳位下仍余 $i_{cg}{R}_{Gint}$。选器件先看 $C_{gs}/C_{gd}$ 比与 $R_{Gint}$——$R_{Gint}$ 大(分立 SiC 常达数欧-十几欧)的器件,钳位效果有硬上限,拿"$R_{Gint}\approx 1\Omega$"算会得出"钳位万能"的错误结论。
2. 主动钳位追尾、负压压峰、非对称栅阻降源,三者分工不互替。 钳位有数十 ns 激活延迟只兜尾部;负压是唯一对付峰头的手段但负向 absmax 窄、别贪;降 $\mathrm{d}v/\mathrm{d}t$(对管 $R_{g,on}$)是成本最低、效果乘性的一阶杠杆。SiC 主驱三道叠加,IGBT 常单靠 passive + 非对称栅阻。
3. 热态 $V_{th}$ 重算、量产实测封口。 $V_{th}$ 约 $-6$ mV/K 随温掉,150 K 升温掉近 1 V,必须按结温最坏 $V_{th}$ 定负压,不能用 25°C 值。$C_{gd,eff}$ 用低压有效值(比高压 typ 高 1-2 个量级),别抄 datasheet 高压 $C_{rss}$。最终以桥臂双脉冲 / 直通实测 $V_{gs,peak}$ 为硬 gate,仿真不算数。