DRV-C3 — 桥臂串扰的另一半:共源电感 $L cs$ 把电源回路的 di/dt 灌进栅环,以及为什么 Kelvin 源极不是可选优化而是物理必须

更新 2026-07-24

本质与导读

专家养成 · 模块二(驱动)· C 阶第 3 讲。前面 DRV-B4 把桥臂串扰拆过一次:对管开通的 $d v / d t$ 经 $C g d$ 灌位移电流,把关断管的 $V g s$ 抬过阈值误开通,并挖出 $R G in t$ 这个钳位削不掉的天花板。但那一讲有一个没说破的前提:它默认栅极驱动的参考地是干净的——驱动器输出的 $V d r i v e$ 直接就是 die 看到的栅源电压。今天把这个前提打掉。真实器件里,源极端子被电源回路(几十安)和栅环(毫安级)共用,两者共享的那段寄生电感 $L cs$ (共源电感,DRV-A4 四害之一),会把电源回路的 $d i / d t$ 当成一个 EMF 串进栅环——die 的源电位相对驱动地在整个开关瞬间剧烈晃动。于是"完整的串扰回路"有两个注入源:电容性的 $C g d$ (B4)和电感性的 $L cs$ (今天)。而 $L cs$ 这一路,任何钳位、任何负压都治不了——它逼出的是一个版图层面的解:Kelvin 源极。底座是桥臂串扰抑制深度与 Driver PCB Kelvin 深度。

开篇:硬约束——die 看到的 $V g s$ 不是你施加的 $V d r i v e$ ,源极在动

B4 写栅环 KVL 时,隐含地把源极当成一个不动的参考点。但一颗分立管的源极引脚上,同时流着两股电流:主功率电流 $i D$ (开关时几十安在几纳秒内建立/消失)和栅极充放电流 $i g$ (毫安到几安)。只要这两条回路共享一段源极电感(封装内键合线 + 引脚,记 $L cs$ ),功率电流的变化就会在这段电感上产生一个电压 $L cs d i / d t$ ,而这个电压恰好落在 die 的源节点和驱动器参考地之间——也就是直接串在 die 的栅源之间。

把它写进栅环,die 真正感受到的栅源电压是:

V g s, die = V d r i v e - i g R g - Lg \frac{d i g}{d t} - 电源 d i / d t 灌入 L cs \frac{d i}{d t}

前三项是栅环自己的压降(驱动电压、栅阻、栅环电感),都在设计者掌控内。最后一项是外来的:它由主功率回路的 $d i / d t$ 驱动,与你怎么设栅阻、怎么设驱动电压无关。这就是 DRV-C3 的硬约束:源极不是干净参考点,而是一个被功率 $d i / d t$ 持续搅动的动点; $L cs d i / d t$ 是一个串在栅源里的 EMF 源。 下面先看这个 EMF 在器件"自己开关"时干了什么(它偷走你的开关速度),再看它在"对管开关"时干了什么(它加剧误开通),最后说清为什么只有 Kelvin 源极能拔掉它。

中段一: $L cs$ 是串在栅源里的 EMF——为什么钳位与负压都对它无效

先把 $L cs$ 和 B4 的 $C g d$ 在拓扑上分清,这决定了它们要用完全不同的手段治。

$C g d$ 是从漏极灌向栅节点的电流源:它把 $d v / d t$ 变成流进栅环的电流 $i c g = C g d d v / d t$ 。这股电流是可以被"分流"的——在栅源之间并一个低阻(主动钳位),就能把大部分 $i c g$ 旁路掉、不让它抬 $V g s$ 。这就是 B4 那条路的物理:钳位是给电流找一条低阻回家的路。

$L cs$ 完全不同。它是一个串联在栅源回路里的电压源(EMF),而不是并联的电流源。用戴维南/诺顿的语言:你没法用一个并联低阻去"短路"掉一个串联的理想电压源——钳位 MOS 并在栅源引脚两端,压住的是引脚电位,但 $L cs d i / d t$ 这个 EMF 产生在 die 源 与引脚之间,在钳位环路的内侧,钳位够不着它。负压也一样:负压只是把 $V g s$ 的直流工作点整体下移,对一个交流 EMF 的幅值毫无作用——EMF 该抬多少还抬多少,只是从更负的起点抬起。

所以结论是拓扑性的,不是"钳位不够强":对串联 EMF,唯一的解是把这段共享电感从栅环里拿掉。 这与 B4 的 $R G in t$ 天花板形成漂亮的对称——B4 说"栅侧有一段电阻( $R G in t$ )钳位削不掉";C3 说"源侧有一个 EMF( $L cs d i / d t$ )钳位削不掉",而且后者的修法根本不在驱动电路里,在版图/封装里。下面两节先量化这个 EMF 有多大,再讲怎么拿掉。

中段二:worked example—— $L cs$ 偷走开关速度(器件"自己开通"时的负反馈)

$L cs$ 最先、也最不含糊的危害,是在器件自己开通时。开通瞬间 $i D$ 上升, $d i / d t > 0$ ,于是 $L cs d i / d t$ 抬高 die 源电位、减小 $V g s$ ——这是一个负反馈:栅驱越想快、 $d i / d t$ 越大、被偷走的栅压越多、 $d i / d t$ 又被压回去。它会稳定在一个平衡点,而这个平衡点就是被 $L cs$ 卡住的开关速度。

把电流上升段线性化推平衡 $d i / d t$ 。此段器件在饱和区, $i D = g f s (V g s - V t h)$ ,故 $d i / d t = g f s d V g s / d t$ ,栅流 $i g = C i ss d V g s / d t = (C i ss / g f s) d i / d t$ 。代入栅环 KVL(略去 $Lg$ ):

V d r i v e = \frac{C i ss R g}{g f s} \frac{d i}{d t} + V pl a t e a u + L cs \frac{d i}{d t} ⟹ \frac{d i}{d t} = \frac{V d r i v e - V pl a t e a u}{L cs + \frac{R g C i ss}{g f s}}

这个式子把话说尽了:分母里 $L cs$ 和栅环的"等效电感" $R g C i ss / g f s$ 直接相加。谁大谁就定开关速度。当 $L cs ≫ R g C i ss / g f s$ ,决定 $d i / d t$ 的不再是你选的栅阻,而是封装的共源电感——你把 $R g$ 拧到 0 都没用。

走一个数,锚一颗 1200V/40A 分立 SiC,驱动 +18V/−4V, $C i ss = 1.5 nF$ 、 $g f s \approx 10 S$ (SiC 跨导典型值量级,需按型号核)、 $R g = 5 Ω$ 、 $I D = 40 A$ 、 $V t h = 3 V$ 。

先算两个不变量:

\frac{R g C i ss}{g f s} = \frac{5 \times 1.5 nF}{10} = 0.75 nH, V d r i v e - V pl a t e a u = 18 - (3 + \frac{40}{10}) = 18 - 7 = 11 V

栅环自己的等效电感只有 0.75 nH——这就是"理想清洁源极"下的基准。现在把两种封装的 $L cs$ 代进去:

封装	$L cs$	分母 $L cs + 0.75 nH$	$d i / d t = 11 V / 分母$
TO-247 三脚(共源)	12 nH	12.75 nH	0.86 A/ns
TO-247-4 Kelvin	1 nH	1.75 nH	6.3 A/ns

独立重算并对账:三脚 $11/ (12.75 \times 1 0^{- 9}) = 8.63 \times 1 0^{8} A/s = 0.86 A/ns$ ;Kelvin $11/ (1.75 \times 1 0^{- 9}) = 6.29 \times 1 0^{9} = 6.3 A/ns$ 。✓ 比值 $6.3/0.86 = 7.3$ 。

看三脚这一行会发现一件扎心的事:在它的平衡点上,落在 $L cs$ 上的电压 $= 12 nH \times 0.86 A/ns = 10.3 V$ ——11V 的过驱有 10.3V 全压在共源电感的反电动势上,真正推栅环自身那 0.75 nH 的只剩 ~0.7V。决定开关速度的不是你选的栅阻,是那 12 nH 封装电感。 换 Kelvin, $L cs$ 降到 1 nH、已与栅环自身的 0.75 nH 同量级, $L cs$ 不再一手遮天, $d i / d t$ 跳到 6.3 A/ns、约为三脚的 7 倍。而开通损耗 $E o n$ 主要由电流上升段的电压-电流交叠时间决定,交叠时间 $\propto 1/ (d i / d t)$ —— $d i / d t$ 快 7 倍, $E o n$ 就成倍地降。这正对得上实测:同一 SiC die,30A 下 TO-247 三脚(约 12 nH 共源)开关损耗约 430 μJ,换 TO-247-4 Kelvin 封装降到约 150 μJ,约 2.9× 的削减(据 eePower 封装对比文章);另一组 25A 数据给出 Kelvin 相对三脚开通损耗降 ~71%、关断损耗降 ~28%。这笔损耗差不来自 die、不来自栅阻,纯粹来自那第四根引脚——把栅环从功率回路里摘出去。

中段三:同一个 $L cs$ ,关断时把符号反过来——从"拖慢"变"自开通"

上一节是开通( $d i / d t > 0$ ), $L cs$ 的反电动势减小 $V g s$ 、拖慢速度,是个良性(自阻尼)的负反馈。但把器件切到关断, $i D$ 下降、 $d i / d t < 0$ , $L cs d i / d t$ 这一项变号——它现在抬高 $V g s$ 。本该被拉到 0V/负压的栅,被自己的关断电流反向充回来,若抬过 $V t h$ ,就是自开通(self-turn-on)。这不是臆测,是有文献专门命名的机制(见 OSTI:Common Source Inductance Introduced Self-turn-on in MOSFET Turn-off Transient)。

这就把 $L cs$ 接回了桥臂串扰:B4 里对管误开通的元凶是 $C g d$ 的 $d v / d t$ 注入;而同一次换流事件里,关断管自己的电流也在剧烈变化——续流换相、反向恢复, $d i / d t$ (由对管开通速度与回路决定)可达数 A/ns。这股 $d i / d t$ 经关断管的 $L cs$ ,又叠一份抬 $V g s$ 的分量到 $C g d$ 那份上。完整的串扰回路,是电容路( $C g d d v / d t$ )和电感路( $L cs d i / d t$ )两个注入源的叠加,B4 只算了前一半。

量级感受一下:取关断/换流 $∣ d i / d t ∣ = 2 A/ns$ ,

∣ L cs d i / d t ∣_{三脚} = 12 nH \times 2 A/ns = 24 V, ∣ L cs d i / d t ∣_{Kelvin} = 1 nH \times 2 A/ns = 2 V

三脚封装能凭空在栅源上甩出 24V 量级的抬压,Kelvin 只有 2V。诚实标注:24V 不会真的让 $V g s$ 冲到 +20V——一旦栅压把沟道重新打开, $i D$ 停止下降、 $d i / d t \to 0$ 、这个 EMF 立刻塌掉,是个自限的过程;它的真实表现是关断被"顶住":电流拖尾、crossover 拉长、栅压振荡(甚至与 $C i ss$ 组成 $L cs$ – $C i ss$ 谐振而持续振铃)。但方向和量级是确定的——三脚封装在快 SiC 下把关断变成一件危险的事,Kelvin 的 2V 则落在 $V t h$ 裕度之内、无虞。这也解释了中段二那组数据里"开通损耗降 71% 远多于关断降 28%":关断这一侧, $L cs$ 的害处更多表现为误开通风险与振铃而非纯损耗,损耗账没开通那么显眼,但可靠性账更凶。

中段四:为什么 Kelvin 源极是"物理必须"——它拿掉的是别的手段够不着的那一段

现在可以把 Kelvin 源极为什么"不是可选优化"讲到根上。Kelvin 源极(开尔文源,第 4 根引脚)是从 die 源焊盘直接引出的一根只走栅极回流、不走功率电流的信号源线,专供驱动器做参考地。它的作用只有一件事,但这件事别的手段做不到:把栅环的回流路径从"与功率电流共享的源引脚"改到"独立的 Kelvin 引脚",于是功率 $d i / d t$ 流过的那段源电感,不再在栅环里。

用中段一的拓扑语言说清楚: $L cs$ 是"共享"电感——它之所以进栅环,是因为栅环和功率环都从同一个源点回流。Kelvin 一分家,功率电流走功率源引脚的 $L s$ -power(它变成纯功率回路电感,只影响漏源过压,是 DRV-A4/B3 的问题,与栅无关了),栅环走 Kelvin 引脚,两条路只在 die 源焊盘那一个物理点相交。残留的"共源"部分坍缩到只剩 die 内部键合点到源焊盘那一小段(~1 nH 甚至更低)。这不是把 $L cs$ 变小了一点,而是把它从栅环里拓扑性地摘除了——正因为中段一证明了"串联 EMF 无法被并联钳位消掉",这个摘除动作才成为唯一解,才配叫"物理必须"。

但必须同时说清 Kelvin 不管什么,否则会误以为它是万能:

它不治 $C g d$ 路的误开通。 Kelvin 只摘掉电感路 EMF, $C g d d v / d t$ 那份位移电流照灌——那仍要靠 B4 的负压 + 主动钳位 + 非对称栅阻。两条串扰路,两套手段,不可互替:Kelvin 治电感路,钳位/负压治电容路。
它不治功率回路过压。 功率源电感 $L s$ -power 仍在,关断的 $L d i / d t$ 漏源尖峰还得靠 snubber/软关断(DRV-B3)。
它自己也怕被污染。 Kelvin 走线一旦和功率环耦合(平行走线、共用过孔、回流面切割),会重新引入互感,等效于把 $L cs$ 找回来——所以 Kelvin 引脚必须紧贴功率源、驱动环路面积最小、避开开关节点。文献给的经验上限是 Kelvin 回路互感别超过约 10 nH,否则优势被吃回去。版图细节见 SiC 分立管 PCB 版图深度。

一句话:Kelvin 源极是把栅环从功率回路里"电学隔离"出来的拓扑手术,是 $L cs d i / d t$ 这个串联 EMF 的唯一解——但它只解这一路, $C g d$ 路仍归 B4 那套。

落到工程结论:两路串扰、两套手段,以及一张选型/版图检查清单

把桥臂串扰的完整图景合成一句:关断态的栅极,同时被对管的 $C g d d v / d t$ (电容路)和自身/换流的 $L cs d i / d t$ (电感路)两个源攻击;前者用钳位/负压/非对称栅阻在驱动电路里治,后者用 Kelvin 源极在版图/封装里治。给一套可执行的判断:

先分路,再选手段。 遇到串扰/误开通,先问是电容路还是电感路主导: $d v / d t$ 高、 $C g s / C g d$ 比小 → $C g d$ 路,查 B4;开关损耗异常大、栅压振铃、关断拖尾、三脚封装 → $L cs$ 路,查 Kelvin。两路常并存,但主导项决定先动哪把扳手。
快 SiC/GaN 选管默认 4 脚 Kelvin。 由 $d i / d t = (V d r i v e - V pl a t e a u) / (L cs + R g C i ss / g f s)$ ,当 $L cs ≫ R g C i ss / g f s$ (本例 12 nH ≫ 0.75 nH),封装电感直接定速度、栅阻失去调节权, $E o n$ 成倍上涨。三脚封装只适合慢器件(IGBT / 低 $d i / d t$ )或对损耗不敏感的场合;ASIL D 主驱的快 SiC 桥臂,Kelvin 是默认项不是加分项。
Kelvin 不是免死金牌,别漏另一路。 Kelvin 拿掉电感路后, $C g d$ 路的误开通仍在——负压 + 主动钳位 + 非对称栅阻一个都不能省;且 Kelvin 走线若与功率环耦合会把 $L cs$ 找回来(互感 $≲ 10 nH$ 为界)。最终以桥臂双脉冲实测栅压尖峰 + 关断波形(有无拖尾/振铃)为硬 gate,仿真只作参考。
热态/量产重核。 $V t h$ 随温掉(约 −6 mV/K,B4 已核),电感路误开通的裕度随结温收窄; $g f s$ 也随温变、影响 $d i / d t$ 。选型时的常温计算过关不等于量产过关,按最坏结温复算并实测封口。

承上启下:今天补上了桥臂串扰被 B4…

承上启下:今天补上了桥臂串扰被 B4 藏起来的另一半——源极不是干净参考点, $L cs d i / d t$ 是串在栅源里的 EMF,开通时偷速度、关断时逼自开通,钳位/负压都够不着它,唯一解是 Kelvin 源极这个拓扑手术。而 $L cs$ 这条线索直接把我们推向下一个问题:一颗管子的源电感就能搅动它自己的栅,那多颗管子并联时,各管源电感/栅环的不匹配会怎样搅动彼此的电流分配?下一讲 DRV-C4 拆并联均流:静态均流看 $R d s (o n)$ 温度系数,动态均流恰恰看各管共源电感与栅环参数的失配——今天的 $L cs$ 正是动态不均流的物理源头之一。预热可读 SiC 分立管 PCB 版图深度。

DRV-C3 — 桥臂串扰的另一半:共源电感 Lcs 把电源回路的 di/dt 灌进栅环,以及为什么 Kelvin 源极不是可选优化而是物理必须

本质与导读

1. 开篇:硬约束——die 看到的 Vgs 不是你施加的 Vdrive,源极在动

2. 中段一:Lcs 是串在栅源里的 EMF——为什么钳位与负压都对它无效

3. 中段二:worked example——Lcs 偷走开关速度(器件"自己开通"时的负反馈)

4. 中段三:同一个 Lcs,关断时把符号反过来——从"拖慢"变"自开通"

5. 中段四:为什么 Kelvin 源极是"物理必须"——它拿掉的是别的手段够不着的那一段

6. 落到工程结论:两路串扰、两套手段,以及一张选型/版图检查清单

6.1. 延伸阅读