GaN 动态导通电阻深度 — 电荷捕获机理、量化 derate、cascode vs e-mode

先把鸿沟量化清楚。GaN datasheet 标的 $RDS(on)$ 是在直流、低压、室温的台架条件下测的:给一个小的漏源电压、恒定栅压,测 $VDS/ID$。但功率级里的 GaN 工作在完全不同的状态——它在高母线电压(如 $400\mathrm{V}$)下关断、再开通,每个周期都经历一次"高压应力 → 开通"的循环。就在开通后的那一刻,导通电阻不是 datasheet 那个静态值,而是被抬高的动态值 $Ron,dyn$。

定义动态 Ron 倍率

GaN 的 $RDR$ 典型落在 $1.5\text{-}3\times$,取决于关断电压、温度、频率与器件工艺。这个倍率直接乘进导通损耗:用静态值算出的 $Pcond=Irm{s}^{2}Ron,static$ 系统性偏小,真实多出来的损耗是

这笔被漏算的功率全变成热,再经热阻抬高结温 $\Delta Tj=\Delta P\cdot Rth(j\text{-c)}$。在一个本就靠高效率、高密度立足的 GaN 设计里,低估 $30\%\text{-}100\%$ 的导通损耗足以让结温越界、寿命估算失真。所以硬约束是:GaN 的损耗与热预算必须用动态 $RDS(on)$、而非 datasheet 静态值来核算——这正是 SiC/Si 工程师迁移到 GaN 时最容易踩的坑,因为他们的器件没有这个现象、习惯了直接信 datasheet。下面先讲清这个倍率的物理来源,再给可算的标尺。

GaN HEMT 的导通通道是异质结(AlGaN/GaN)界面处的二维电子气(2DEG)——一片高浓度、高迁移率的电子层,这是 GaN 低 Ron、高频的物理基础。动态 Ron 的本质,是这片 2DEG 在高压应力后被局部耗尽、浓度暂时下降,导致沟道电阻升高。

机理是电子俘获(electron trapping)。器件高 $VDS$ 关断时,栅-漏之间建立强电场,部分电子被加速、注入到三类陷阱里:漏极侧表面态(栅-漏间表面强场俘获,贡献最大)、AlGaN 势垒/界面态、GaN 缓冲层的碳掺杂陷阱(碳掺杂本是为抑制缓冲层漏电而引入,却同时成了电子陷阱)。这些被俘获的负电荷像一个个"虚拟栅",在其正下方耗尽 2DEG、缩窄有效导通沟道——这就是 current collapse。

关键在恢复为什么慢。被俘获的电子要重新发射(de-trapping)回 2DEG 才能恢复 Ron,而发射是一个热激活过程,时间常数服从 Arrhenius 关系

$Ea$ 是陷阱能级深度。深能级陷阱的 $Ea$ 大、$\tau$ 长(可达 μs-ms 甚至更长),这就是为什么开通后 Ron 不立即恢复、要拖几十到几百微秒。这条 Arrhenius 关系也直接预言了温度依赖:温度升高 → $\tau$ 变短 → 发射加快 → 恢复更快 → 同等条件下 $RDR$ 反而略降。这是个反直觉点——GaN 动态 Ron 在高温下往往不是更差而是略好,与"高温恶化一切"的常规器件直觉相反,根因就在 de-trapping 是热激活的。

把机理落成可算的数。$RDR$ 不是常数,它随工作条件变,主要看三个量:关断电压、温度、开关频率。

先走一个 worked example。取一颗 $650\mathrm{V}$ e-mode GaN,$Ron,static=50\mathrm{m\Omega }$,用在 $400\mathrm{V}$ 母线、$Tj=125{}^{\circ }\mathrm{C}$、$fs=200\mathrm{kHz}$ 的硬开关功率级,$Irms=10\mathrm{A}$。查该器件在这组应力下的动态 Ron 数据,设 $RDR\approx 1.8$,则 $Ron,dyn\approx 90\mathrm{m\Omega }$。真实多出的导通损耗

若热阻 $Rth(j\text{-c)}=2K/W$,这笔被漏算的损耗单独就抬高结温 $\Delta Tj=4\times 2=8{}^{\circ }\mathrm{C}$。一个只按静态 $Ron$ 设计、余量留得不足的方案,在这一项上就可能把结温从"安全"推到"越界"。

三条依赖曲线决定了 $RDR$ 在你的工况下到底多大:

• vs 关断电压:关断 $VDS$ 越高,栅-漏电场越强,注入陷阱的电子越多,$RDR$ 随 off-state 电压单调上升(常呈超线性)。这意味着同一颗 GaN,用在 $400\mathrm{V}$ 母线比用在 $200\mathrm{V}$ 母线的动态 Ron 退化明显更重——高压应用尤其要警惕。
• vs 温度:如 §2 推导,高温加速 de-trapping、$\tau$ 缩短,$RDR$ 往往随温度略降。但别误读成"高温更安全"——高温下静态 $Ron$ 本身因迁移率下降而升高,绝对 $Ron,dyn$ 仍随温度涨,只是动态/静态的比值降。
• vs 频率:周期越短,上一周期被俘获的电荷在下一次开通前来不及完全发射,残余陷阱逐周期累积,稳态 $RDR$ 随频率升高。这与 GaN "用高频换密度"的卖点直接冲突——推高频的同时动态 Ron 退化加重,是必须一起算的权衡。

动态 Ron 的严重程度强烈依赖器件结构与外延/钝化工艺,选型时必须分清。GaN 上车有两条结构路线,动态 Ron 行为不同。

e-mode(增强型)GaN:常关型,p-GaN 栅直接被栅驱动信号控制,是当前车载/高密度主流。它的动态 Ron 完全暴露在前述三类陷阱机制下,是动态 Ron 的主要顾虑对象,选型时必须查供应商的动态 Ron 退化曲线。cascode GaN:把一颗常通型(d-mode)GaN HEMT 与一颗低压 Si MOSFET 共源共栅串联,用成熟的 Si 栅驱动接口、GaN 只做高压开关。cascode 里 GaN 的栅-源由 Si 管的漏压钳定,其高压应力路径与 e-mode 不同,动态 Ron 行为也随之不同;但 cascode 引入了 Si 管的体二极管反向恢复与额外封装电感,是另一组权衡——它不是"消除了动态 Ron",而是把器件接口与应力条件换了一套。

各厂的工艺路线本质都是在压制那三类陷阱:

• 漏极侧表面态 → 场板(field plate)削栅-漏峰值电场 + SiN 表面钝化,这是降动态 Ron 最直接的手段,几乎所有主流 GaN 都用。
• 缓冲层碳陷阱 → 优化碳掺杂剖面、引入 back-barrier 结构、低陷阱密度外延,在"抑制缓冲层漏电"与"少俘获导通电子"之间找平衡。
• 集成方案 → Navitas GaNFast、TI LMG 系列把栅驱动 + 保护与 GaN 单片/多芯集成,除了简化设计,也通过受控的栅驱动时序间接管理应力;Infineon CoolGaN、GaN Systems、EPC 则各有缓冲与钝化工程的取向。选型横评时,动态 Ron 退化数据应与静态 $Ron$、$Qg$、$Coss$ 并列作为一等参数对比,而不是只看 datasheet 首页那个静态 $Ron$。

把前面的物理与量化收成可执行的判断。核心就一句:GaN 设计的损耗、热、寿命预算,全部用动态 $RDS(on)$ 在你的真实应力条件下重算,静态值只用于第一轮粗估。

选型 + 设计 checklist:

• 要数据,不要静态值:车规签收必须向供应商索取动态 $RDS(on)$ 退化数据(给定 off-state $VDS$ + $Tj$ + 频率下的 $RDR$ 倍率与恢复时间常数),没有这份数据的 GaN 不进 BOM。
• 按真实应力核算:用你的母线电压、结温、开关频率对应的 $RDR$ 算 $Ron,dyn$,再算导通损耗与结温,而非 datasheet 静态值。高压($\ge 400\mathrm{V}$)、高频($\ge 500\mathrm{kHz}$)应用要特别留余量。
• 测量条件要对:用脉冲 / 硬开关 dynamic $RDS(on)$ 测试(IEC 60749-40 / JEDEC JEP173 类条件),复现实际 off-state 电压应力 + 结温,别用低压台架数据外推。
• 频率-密度权衡要一起算:推高 $fs$ 缩小磁件的同时,$RDR$ 随频率升高、动态 Ron 退化加重,两者要在同一张损耗表里平衡,不能只算开关损耗的下降。
• 结构选型:e-mode 是主流但动态 Ron 全暴露、必须查数据;cascode 换了应力路径与接口,但带来 Si 体二极管反向恢复的代价——按系统需求权衡,不要预设哪个更优。

一句话收束:GaN 的高效率、高密度是真的,但 datasheet 那个漂亮的静态 $Ron$ 在开关工作下会"缩水"——把动态 Ron 当一等约束、用真实应力条件重算损耗与热,才是把 GaN 安全用上车的前提。

动态 Ron 在工程实践中引出一组容易踩且代价高的误判,以下七条均来自真实项目或标准化测试的失效模式。

G1 — 直接拿 datasheet 首页 RDS(on) 算导通损耗:双重低估。 Datasheet 首页的 $Ron$ 是室温(25°C)低占空比直流台架测量值。工程师把它用于热分析时漏了两项:一是正温系数(GaN-on-Si 在 100°C 时 $Ron$ 典型已升至 1.5-1.7 倍静态值);二是动态退化(RDR 1.5-3×)。两者相乘,真实导通损耗可达 datasheet 静态值的 2.3-5.1 倍。这是 GaN 设计中最常见的热预算失算来源。

G2 — 用单次双脉冲测试(DPT)的 RDR 代表稳态工况。 DPT 是在两次脉冲之间、陷阱仅经历单次充放循环时测量的 $Ron$。稳态高频开关时,每个周期结束前上一次积累的陷阱电荷来不及完全发射,下一次开通叠加在残余陷阱上,稳态 $RDR$ 系统性高于 DPT 单次值。差距随 $fsw$ 升高而扩大:$fsw=50\mathrm{kHz}$ 时差别尚小,到 $fsw=500\mathrm{kHz}$ 时稳态 $RDR$ 可比 DPT 值高 $20\text{-}40\%$。正确做法是索取厂商在目标 $fsw$ 连续运行条件下(IEC 60749-40 或 JEDEC JEP173 稳态测试)的 $RDR$ 数据,而非直接用 DPT 点。

G3 — 认为"高温 Ron 更差所以动态 Ron 高温更严重"。 这个直觉只说对了一半。绝对值 $Ron,dyn=Ron,static\times RDR$ 确实随温度升高(因 $Ron,static$ 正温系数);但 $RDR$ 比值本身在高温下往往略降——高温加速 de-trapping(τ 缩短),陷阱恢复更快,比值随之降低。结论:高温时应查厂商给出的温度-$RDR$ 曲线取正确的比值,不能直接把 25°C 的 $RDR$ 乘到高温 $Ron,static$ 上——那会高估(稍好),但更常见的错误方向是反过来用 25°C 静态 $Ron$ 乘以高温再跳过动态退化,造成严重低估。

G4 — 用小信号直流台架做接收检验。 若来料检验用低 $VDS$(如 0.1 V)、固定栅压测 $Ron$,根本无法激活高压陷阱——陷阱只在 off-state 高 $VDS$ 应力时被俘获。此法过了的器件在应力条件下仍可能有严重动态退化。正确接收验证方法:按 IEC 60749-40 的 pulse-test 条件,在目标母线电压施加 off-state 应力后立即测 $Ron$,得到退化比值并与供应商规格对比。

G5 — Cascode GaN 认为 Si 体二极管"挡掉了"高压应力。 Cascode 结构中低压 Si MOSFET 提供栅驱动接口,续流电流走 Si 体二极管——但 GaN 侧在关断态承受的高压 $VDS$ 应力与 e-mode 独立器件完全相同。电流路径的改变不改变 GaN 的陷阱激活机制。选 cascode 换来的是驱动接口兼容 Si 标准与降低 Vth 误触风险,动态 Ron 行为需要单独查 cascode 厂商的表征数据,不能假设它比 e-mode 更好或已消除。

G6 — 冷起动(-40°C)用室温 RDR 估算。 陷阱 de-trapping 是热激活过程,时间常数 $\tau ={\tau }_0\exp (Ea/kBT)$ 在 -40°C(233 K)下比 25°C(298 K)长 $\exp (Ea/k\times (1/233-1/298))\approx 10\text{-}100\times$(取 $Ea=0.2\text{-}0.4\mathrm{eV}$ 典型 GaN 浅陷阱能级)。这意味着 -40°C 冷起动时,每次关断后陷阱恢复时间可超过 1 ms;对 200 kHz 系统,周期仅 5 μs,几乎每次开通都在全退化态——稳态 $RDR$ 可高达室温的 $2\text{-}4\times$。后果:冷起动导通损耗实际高于室温工况,与"低温 $Ron$ 小所以更安全"的直觉完全相反。热核必须以 -40°C 最坏 $RDR$ 重算,这往往才是整个温度范围内的热极端。

G7 — 推高 $fsw$ 时不同步核算 RDR 上升。 GaN 的主要卖点之一是"提高 $fsw$ 缩磁件"。但如 §3 所述,$RDR$ 随 $fsw$ 单调上升:开关频率翻倍,稳态陷阱积累量增加,导通损耗增量 $\Delta P=Irm{s}^2\times Ron,static\times (RDR-1)$ 随之上升;同时开关损耗 $Pcoss=Eoss\times fsw$(硬开关)或 ZVS 辅助电流损耗也线性随 $fsw$ 涨。若只记下开关时间缩短带来的 $fsw$ 升高收益、不同步更新动态 Ron 工况热核,整体效率优化结论会被推翻。

动态 Ron 的工程危害在真实应用场景里最清楚。本节对一个常见 OBC 应用走一遍完整的热核流程,对比三个精度递进的计算层,揭示"静态 Ron 热核"的实际偏差量级。

设计参数:器件 GaN Systems GS66508T($650\mathrm{V}$/$50\mathrm{m\Omega }@25{}^{\circ }\mathrm{C}$,$RthJC=0.5K/W$);应用为单相 $3.3\mathrm{kW}$ / $230\mathrm{Vrms}\to 400\mathrm{VDC}$ 图腾柱 PFC 高频腿;$fsw=200\mathrm{kHz}$;热路 $RthJC=0.5$、$RthCS=0.05$、$RthSA=5.0K/W$(自然对流散热);$Ta=70{}^{\circ }\mathrm{C}$(OBC 内部环境)。图腾柱 PFC 高频腿软开关(ZVS),开关损耗近似为零,导通损耗主导。

Step 1 — 电流有效值:输入功率因数为 1,$Iac=Pout/(\eta \times Vinrms)=3300/(0.97\times 230)\approx 14.8\mathrm{Arms}$。高频腿每个器件承担半波电流,$Irm{s}_{switch}=Iac/\sqrt{2}\approx 10.5\mathrm{A}$,取 $Irms=10\mathrm{A}$ 整数近似。

Step 2 — 层次一:工程师用 datasheet 室温静态 Ron。

余量 $125-97.8=27.2{}^{\circ }\mathrm{C}$。工程师判定"合格,自然对流散热足够",选型方案签发。

Step 3 — 层次二:温度修正的静态 Ron(正温系数,仍无动态)。

GaN-on-Si 正温系数实测(SSOT 来自 topic-gan-devices:LMG3522R030 26→45 mΩ @25→125°C,比值 1.73):$\alpha \approx 0.0073/{}^{\circ }\mathrm{C}$。以 Step 2 的 $Tj\approx 98{}^{\circ }\mathrm{C}$ 为初值迭代:

• 第 1 次:$Ron@98C=50\times (1+0.0073\times 73)=50\times 1.533=76.7\mathrm{m\Omega }$;$Pcond=7.67\mathrm{W}$;$Tj=70+7.67\times 5.55=112.6{}^{\circ }\mathrm{C}$
• 第 2 次:$Ron@113C=50\times (1+0.0073\times 88)=50\times 1.642=82.1\mathrm{m\Omega }$;$Pcond=8.21\mathrm{W}$;$Tj=70+45.6=115.6{}^{\circ }\mathrm{C}$
• 收敛于 $Tj\approx 116{}^{\circ }\mathrm{C}$,余量 $9{}^{\circ }\mathrm{C}$。更严格的工程师会在此发现问题。

Step 4 — 层次三:动态 Ron(正确做法)。

GS66508T 在 $400\mathrm{V}$/$200\mathrm{kHz}$/$100{}^{\circ }\mathrm{C}$ 条件下,基于 IEC 60749-40 稳态测试的 $RDR\approx 1.6$。以此迭代:

• 第 1 次:$Tj=100{}^{\circ }\mathrm{C}$ → $Ron,static=50\times (1+0.0073\times 75)=77.4\mathrm{m\Omega }$;$Ron,dyn=77.4\times 1.6=123.8\mathrm{m\Omega }$;$Pcond=10^2\times 0.1238=12.38\mathrm{W}$;$Tj=70+12.38\times 5.55=138.7{}^{\circ }\mathrm{C}$ → 超限
• 第 2 次:$Tj=139{}^{\circ }\mathrm{C}$ → $Ron,static=50\times (1+0.0073\times 114)=50\times 1.832=91.6\mathrm{m\Omega }$;$RDR@139C\approx 1.45$;$Ron,dyn=132.8\mathrm{m\Omega }$;$Pcond=13.28\mathrm{W}$;$Tj=70+73.7=143.7{}^{\circ }\mathrm{C}$
• 发散:$Tj$ 不收敛,进入热逃逸区。器件在额定工况下会因热超标而失效。

失效根因:导通损耗从 Step 2 的 $5.0\mathrm{W}$(乐观)到实际 $>12.4\mathrm{W}$,差 2.5 倍以上;自然对流散热路径热阻 $5.55K/W$ 无法驱散这笔热量。

Step 5 — 修复:切换为强制对流散热($RthSA=1.0K/W$)。

总热阻降至 $0.5+0.05+1.0=1.55K/W$。重新迭代:

• 第 1 次:$Tj=100{}^{\circ }\mathrm{C}$ → $Ron,dyn=123.8\mathrm{m\Omega }$;$Pcond=12.38\mathrm{W}$;$Tj=70+12.38\times 1.55=89.2{}^{\circ }\mathrm{C}$
• 第 2 次:$Tj=89{}^{\circ }\mathrm{C}$ → $Ron,static=50\times (1+0.0073\times 64)=50\times 1.467=73.4\mathrm{m\Omega }$;$RDR@89C\approx 1.65$;$Ron,dyn=121.1\mathrm{m\Omega }$;$Pcond=12.11\mathrm{W}$;$Tj=70+18.8=88.8{}^{\circ }\mathrm{C}$ ✓ 收敛

结论:$Tj\approx 89{}^{\circ }\mathrm{C}$,余量 $36{}^{\circ }\mathrm{C}$,设计 PASS。核心代价是把散热从自然对流($RthSA=5.0K/W$)升级为强制对流($RthSA=1.0K/W$)——这是 GaN 动态 Ron 逼出来的系统级改动,若热核只用 datasheet 静态 $Ron$ 会漏掉这个必选项。

边界工况下动态 Ron 的行为超出厂商典型数据曲线覆盖范围,需要额外工程判断。

C1 — 高压+高频叠加超出供应商表征范围。 厂商的动态 $Ron$ 数据通常覆盖 $VDS\le 650\mathrm{V}$、$fsw\le 300\mathrm{kHz}$ 的组合。若应用是 800 V 总线或 $fsw\ge 500\mathrm{kHz}$,两个应力维度均超出曲线范围,简单外推会系统性低估 $RDR$。原因:陷阱密度随 $VDS$ 超线性增长(电场驱动注入),频率升高使陷阱累积趋于饱和的 $fsw$ 阈值降低——两者叠加的 $RDR$ 不是各自贡献的简单相乘。正确方法:向供应商索取目标应力点的 IEC 60749-40 实测数据,或通过可靠实验室自行表征(需脉冲功率计 + 高压偏置台);不能从低电压低频率数据线性外推。

C2 — 并联 GaN 的动态 Ron 均流失衡。 并联多颗 GaN 提升电流能力时,$RDR$ 的批次差异(同一规格不同器件 $\pm 20\%$ 是常见范围)与 $Ron,static$ 差异叠加,产生动态均流偏差。正温系数在高温下有一定自均流效果(流更多电流的器件温度升高、$Ron,static$ 升高、电流自动转移),但这只适用于稳态热平衡;在冷起动(-40°C)或快瞬态负载下,低温 $RDR$ 极大且 $Ron,static$ 差异方向可能反向(低温各器件 $Ron$ 相对一致),均流机制实际更差,过流偏差可超过 $15\%$。并联 GaN 时应从同批次/同晶圆选件,或在驱动板级加闭环门限控制(如电流感应均流)。

C3 — 高温 Vth 负漂 + 迁移率退化的热正反馈。 e-mode GaN 的 $Vth$ 随温度升高而负向漂移(AlGaN/GaN 界面极化电荷随温度变化),在 $Tj>150{}^{\circ }\mathrm{C}$ 时 $\Delta Vth$ 可达 $-0.5\mathrm{V}$。注意方向:固定 $Vgs,on=+5\mathrm{V}$ 下 $Vth$ 负漂使超额栅压 $(Vgs-Vth)$ 增大、沟道电荷增加,这一项本身反而略降 $Ron$;真正的热正反馈主体是迁移率退化的 $Ron$ 正温系数($Tj\uparrow \to Ron,static\uparrow \to$ 损耗$\uparrow \to Tj\uparrow$),GaN 又叠加动态 Ron,不像 Si MOSFET 能在饱和区靠正温系数自限流。$Vth$ 负漂真正的风险不在 $Ron$,而在它逼近噪声容限、抬高误开通 / 直通概率(此时 $Vth\approx 1.3\mathrm{V}$ 与关断电平的余量收窄)。预防手段:热核时把 $Tj$ 控制在 $125{}^{\circ }\mathrm{C}$ 以下,并在极端工况(C1/C2 叠加)下留 $\ge 20{}^{\circ }\mathrm{C}$ 额外裕量。