GaN 动态导通电阻深度 — 电荷捕获机理、量化 derate、cascode vs e-mode

先把鸿沟量化清楚。GaN datasheet 标的 $RDS(on)$ 是在直流、低压、室温的台架条件下测的:给一个小的漏源电压、恒定栅压,测 $VDS/ID$。但功率级里的 GaN 工作在完全不同的状态——它在高母线电压(如 $400\mathrm{V}$)下关断、再开通,每个周期都经历一次"高压应力 → 开通"的循环。就在开通后的那一刻,导通电阻不是 datasheet 那个静态值,而是被抬高的动态值 $Ron,dyn$。

定义动态 Ron 倍率

GaN 的 $RDR$ 典型落在 $1.5\text{-}3\times$,取决于关断电压、温度、频率与器件工艺。这个倍率直接乘进导通损耗:用静态值算出的 $Pcond=Irm{s}^{2}Ron,static$ 系统性偏小,真实多出来的损耗是

这笔被漏算的功率全变成热,再经热阻抬高结温 $\Delta Tj=\Delta P\cdot Rth(j\text{-c)}$。在一个本就靠高效率、高密度立足的 GaN 设计里,低估 $30\%\text{-}100\%$ 的导通损耗足以让结温越界、寿命估算失真。所以硬约束是:GaN 的损耗与热预算必须用动态 $RDS(on)$、而非 datasheet 静态值来核算——这正是 SiC/Si 工程师迁移到 GaN 时最容易踩的坑,因为他们的器件没有这个现象、习惯了直接信 datasheet。下面先讲清这个倍率的物理来源,再给可算的标尺。

GaN HEMT 的导通通道是异质结(AlGaN/GaN)界面处的二维电子气(2DEG)——一片高浓度、高迁移率的电子层,这是 GaN 低 Ron、高频的物理基础。动态 Ron 的本质,是这片 2DEG 在高压应力后被局部耗尽、浓度暂时下降,导致沟道电阻升高。

机理是电子俘获(electron trapping)。器件高 $VDS$ 关断时,栅-漏之间建立强电场,部分电子被加速、注入到三类陷阱里:漏极侧表面态(栅-漏间表面强场俘获,贡献最大)、AlGaN 势垒/界面态、GaN 缓冲层的碳掺杂陷阱(碳掺杂本是为抑制缓冲层漏电而引入,却同时成了电子陷阱)。这些被俘获的负电荷像一个个"虚拟栅",在其正下方耗尽 2DEG、缩窄有效导通沟道——这就是 current collapse。

关键在恢复为什么慢。被俘获的电子要重新发射(de-trapping)回 2DEG 才能恢复 Ron,而发射是一个热激活过程,时间常数服从 Arrhenius 关系

$Ea$ 是陷阱能级深度。深能级陷阱的 $Ea$ 大、$\tau$ 长(可达 μs-ms 甚至更长),这就是为什么开通后 Ron 不立即恢复、要拖几十到几百微秒。这条 Arrhenius 关系也直接预言了温度依赖:温度升高 → $\tau$ 变短 → 发射加快 → 恢复更快 → 同等条件下 $RDR$ 反而略降。这是个反直觉点——GaN 动态 Ron 在高温下往往不是更差而是略好,与"高温恶化一切"的常规器件直觉相反,根因就在 de-trapping 是热激活的。

把机理落成可算的数。$RDR$ 不是常数,它随工作条件变,主要看三个量:关断电压、温度、开关频率。

先走一个 worked example。取一颗 $650\mathrm{V}$ e-mode GaN,$Ron,static=50\mathrm{m\Omega }$,用在 $400\mathrm{V}$ 母线、$Tj=125{}^{\circ }\mathrm{C}$、$fs=200\mathrm{kHz}$ 的硬开关功率级,$Irms=10\mathrm{A}$。查该器件在这组应力下的动态 Ron 数据,设 $RDR\approx 1.8$,则 $Ron,dyn\approx 90\mathrm{m\Omega }$。真实多出的导通损耗

若热阻 $Rth(j\text{-c)}=2K/W$,这笔被漏算的损耗单独就抬高结温 $\Delta Tj=4\times 2=8{}^{\circ }\mathrm{C}$。一个只按静态 $Ron$ 设计、余量留得不足的方案,在这一项上就可能把结温从"安全"推到"越界"。

三条依赖曲线决定了 $RDR$ 在你的工况下到底多大:

• vs 关断电压:关断 $VDS$ 越高,栅-漏电场越强,注入陷阱的电子越多,$RDR$ 随 off-state 电压单调上升(常呈超线性)。这意味着同一颗 GaN,用在 $400\mathrm{V}$ 母线比用在 $200\mathrm{V}$ 母线的动态 Ron 退化明显更重——高压应用尤其要警惕。
• vs 温度:如 §2 推导,高温加速 de-trapping、$\tau$ 缩短,$RDR$ 往往随温度略降。但别误读成"高温更安全"——高温下静态 $Ron$ 本身因迁移率下降而升高,绝对 $Ron,dyn$ 仍随温度涨,只是动态/静态的比值降。
• vs 频率:周期越短,上一周期被俘获的电荷在下一次开通前来不及完全发射,残余陷阱逐周期累积,稳态 $RDR$ 随频率升高。这与 GaN "用高频换密度"的卖点直接冲突——推高频的同时动态 Ron 退化加重,是必须一起算的权衡。

动态 Ron 的严重程度强烈依赖器件结构与外延/钝化工艺,选型时必须分清。GaN 上车有两条结构路线,动态 Ron 行为不同。

e-mode(增强型)GaN:常关型,p-GaN 栅直接被栅驱动信号控制,是当前车载/高密度主流。它的动态 Ron 完全暴露在前述三类陷阱机制下,是动态 Ron 的主要顾虑对象,选型时必须查供应商的动态 Ron 退化曲线。cascode GaN:把一颗常通型(d-mode)GaN HEMT 与一颗低压 Si MOSFET 共源共栅串联,用成熟的 Si 栅驱动接口、GaN 只做高压开关。cascode 里 GaN 的栅-源由 Si 管的漏压钳定,其高压应力路径与 e-mode 不同,动态 Ron 行为也随之不同;但 cascode 引入了 Si 管的体二极管反向恢复与额外封装电感,是另一组权衡——它不是"消除了动态 Ron",而是把器件接口与应力条件换了一套。

各厂的工艺路线本质都是在压制那三类陷阱:

• 漏极侧表面态 → 场板(field plate)削栅-漏峰值电场 + SiN 表面钝化,这是降动态 Ron 最直接的手段,几乎所有主流 GaN 都用。
• 缓冲层碳陷阱 → 优化碳掺杂剖面、引入 back-barrier 结构、低陷阱密度外延,在"抑制缓冲层漏电"与"少俘获导通电子"之间找平衡。
• 集成方案 → Navitas GaNFast、TI LMG 系列把栅驱动 + 保护与 GaN 单片/多芯集成,除了简化设计,也通过受控的栅驱动时序间接管理应力;Infineon CoolGaN、GaN Systems、EPC 则各有缓冲与钝化工程的取向。选型横评时,动态 Ron 退化数据应与静态 $Ron$、$Qg$、$Coss$ 并列作为一等参数对比,而不是只看 datasheet 首页那个静态 $Ron$。

把前面的物理与量化收成可执行的判断。核心就一句:GaN 设计的损耗、热、寿命预算,全部用动态 $RDS(on)$ 在你的真实应力条件下重算,静态值只用于第一轮粗估。

选型 + 设计 checklist:

• 要数据,不要静态值:车规签收必须向供应商索取动态 $RDS(on)$ 退化数据(给定 off-state $VDS$ + $Tj$ + 频率下的 $RDR$ 倍率与恢复时间常数),没有这份数据的 GaN 不进 BOM。
• 按真实应力核算:用你的母线电压、结温、开关频率对应的 $RDR$ 算 $Ron,dyn$,再算导通损耗与结温,而非 datasheet 静态值。高压($\ge 400\mathrm{V}$)、高频($\ge 500\mathrm{kHz}$)应用要特别留余量。
• 测量条件要对:用脉冲 / 硬开关 dynamic $RDS(on)$ 测试(IEC 63373 / JEDEC JEP173 类条件),复现实际 off-state 电压应力 + 结温,别用低压台架数据外推。
• 频率-密度权衡要一起算:推高 $fs$ 缩小磁件的同时,$RDR$ 随频率升高、动态 Ron 退化加重,两者要在同一张损耗表里平衡,不能只算开关损耗的下降。
• 结构选型:e-mode 是主流但动态 Ron 全暴露、必须查数据;cascode 换了应力路径与接口,但带来 Si 体二极管反向恢复的代价——按系统需求权衡,不要预设哪个更优。

一句话收束:GaN 的高效率、高密度是真的,但 datasheet 那个漂亮的静态 $Ron$ 在开关工作下会"缩水"——把动态 Ron 当一等约束、用真实应力条件重算损耗与热,才是把 GaN 安全用上车的前提。