GaN HEMT 栅驱动专题 — 为什么 GaN 不能照搬 SiC/Si 的栅驱动

GaN 栅极是一个 p-GaN 栅(p-GaN gate,非绝缘的 p-n/肖特基结,非 SiC 那样的 MIS/MOS 绝缘栅),正向最大耐压远低于 SiC 的栅氧。e-mode GaN 阈值约 $Vth\approx 1.4\mathrm{V}$,推荐工作 4.5 ~ 5.5V,而 绝对最大 $Vgs$ 只有 +6V——窄裕度正源于 p-GaN/AlGaN 结在 ~6-7V 以上开始正向导通/退化(且栅本身取小漏电流),而非像绝缘栅那样近零漏电、~25V 高耐压;意味着驱动电压加上版图振铃过冲的总裕度只有约 1V。SiC 用 +20V 驱动、+25V 绝对最大,留了 5V 过冲裕度;GaN 没有这个本钱,所以驱动电源必须 稳压、栅环路必须 极低电感,否则一次过冲尖峰就把器件打死。

SiC 几乎无条件用 -5V 关断(抗 Miller 误开通、提高噪声裕度)。GaN 这里反向了:负压虽然同样抗串扰,但因为 无体二极管、靠沟道反向导通,负压会显著加大死区期间的反向压降(§2),把省下的开关损耗又赔进反导损耗里。所以 GaN 普遍 0V 关断或仅用弱负压,把抗误开通的任务更多交给 Miller 钳位(§3.4)。

GaN 横向结构里没有 p-n 体二极管,反向电流靠 2DEG 沟道自换流导通(第三象限),这既是优点(无反向恢复 $Qrr=0$),也带来死区损耗这个新账(§2)。同时 GaN 没有雪崩能力:SiC 过压进雪崩还能扛一阵子能量,GaN 一旦 $Vds$ 越过额定就是不可逆失效,所以关断 overshoot 钳位和缓冲的责任比 SiC 重得多。

当 $Vgs<Vth$、电流要反向流动(源到漏)时,GaN 漏源角色互换,导通条件变成 栅漏电压 $Vgd=Vgs+Vsd>Vth$。沟道像二极管一样自偏置自换流,$Vsd$ 升高到刚好满足该条件。由 TI SNOAA36 的推导,关断态下:

这就是关键:关断栅压 $Vgs$ 越负,$(Vth-Vgs)$ 越大,反向压降越高。e-mode GaN 即便 0V 关断,$Vsd$ 也常 >2V,明显高于 Si 体二极管的 0.7V;若照 SiC 用 -5V,$Vsd$ 会再抬升约 5V,死区损耗成倍增长。这正是 §1.2 两难的物理根。

一个同步整流半桥/Boost,死区 $td1$(关断到导通前)和 $td2$(导通后到下次关断)里都走第三象限。TI 给出的死区损耗估算:

其中 $fsw$ 开关频率、$tr$ 上升时间、$IL,vl/IL,pk$ 为电感谷值/峰值电流、$Vrev$ 为对应反向压降。$Pdt$ 与 频率、死区、反向压降、电流 全线性相关——GaN 主打高频(1MHz+),$fsw$ 一项就把死区损耗的权重拉得比 Si/SiC 大一个量级,所以"压死区"成为 GaN 栅驱的头等设计目标。

从 GaN 高频死区损耗的量级看(以 §2.2 公式按典型工况估算):死区压到 100ns 量级时,GaN 上的死区损耗往往只占总损耗约 1% 上下。反过来推:同样器件若死区失配多留 100ns、或关断用 -5V 把 $Vrev$ 抬一倍,这块损耗轻松翻几倍。这给出一个直觉标尺——GaN 的死区预算是几十到一百多 ns 量级,且与关断电压强耦合,远比 SiC(死区可放宽到几百 ns 由体二极管兜底)敏感。

因为 Vgs 窗口窄到 ~1V,GaN 驱动电源必须 稳压(LDO 或精密 buck),不能像 SiC 那样松松垮垮给个 18V。同时把 导通栅阻和关断栅阻分开(split Rg / 独立 source-sink 引脚):导通用稍大 Rg 限 di/dt 与过冲(防越 +6V),关断用极小 Rg 快速拉回(降 Miller 误开通风险)。专用 GaN 驱动 IC 普遍把稳压、欠压锁定门限(GaN 的 UVLO 要卡在 ~4V 而非 SiC 的 ~12V)和 split 输出做进片内。

死区是 GaN 反导损耗的主旋钮(§2.2)。固定死区只能按最差工况(最低 dv/dt 转换速率)留余量,在轻载/高 dv/dt 时白白多耗。自适应死区 按实时电感电流算最优死区:

$Csw$ 是开关节点总寄生电容、$Vo$ 输出电压、$IL,AVG$ 当周期采样电流。数字实现(C2000 类 MCU 算 $td$ 后写 ePWM 死区寄存器)或模拟实现(监测 $Vsw$ 过零、延 12 ~ 15ns 再开同步管)都行。注意:不要给 GaN 反并外部二极管——它只会给开关节点添 $Coss$、增开关损耗,正确做法永远是"压死区"。

dv/dt >100V/ns 下,共源电感 $LCS$ 上的 $LCS\cdot di/dt$ 压降直接反噬栅回路,在窄 Vgs 窗口里极易把栅打过 +6V 或拉到误开通。设计动作:Kelvin source 单独引脚、驱动 IC 紧贴器件、栅回路面积最小化、功率回路与栅回路解耦。这部分与 GaN 功率级版图 连成一体,栅驱与版图在 GaN 上不可分家。

既然 GaN 倾向 0V 关断(避免反导损耗),抗 dv/dt 误开通(对管开通时 $Cgd$ 把本管栅压顶过 $Vth$)的任务就主要压在 Miller 钳位 上:在关断态用一个低阻 MOSFET 把栅直接钳到 0V(源),吃掉 Miller 灌入电流。GaN 因 dv/dt 更高、Vgs 窗口更窄,对 Miller 钳位的 响应速度与钳位阻抗 要求比 SiC 更苛刻——这是"用 active Miller clamp 换掉负压"的工程逻辑,机理细节见 Miller 钳位专题。

桥臂高边在 >100V/ns 下,隔离驱动的共模瞬态抗扰度(CMTI)必须顶住这个位移速率——100V/ns 换算正好就是 100kV/µs,所以 CMTI 的数值必须高于开关节点的实际 dv/dt:主流 GaN 隔离器要求 >100kV/µs,最快的 150 ~ 200V/ns 边沿则需 150 ~ 200kV/µs;而 SiC 在 30 ~ 80V/ns 下 CMTI 50 ~ 100kV/µs 即够。CMTI 不足时,共模位移电流会在隔离势垒上误触发逻辑。选片关注隔离电容 $CIO$ 小、CMTI 高的隔离器。又因 GaN 无雪崩,关断 overshoot 必须靠低电感版图 + 必要时 RC/RCD 缓冲压在额定内,过压即不可逆——这条把 GaN 的保护责任推得比 SiC 更前置。

p-GaN 栅(非绝缘的 p-n/肖特基结),驱动逻辑最接近"低压版 MOSFET":+5 ~ +6V 导通、0V 关断,$Vgs$ 绝对最大 +6V,栅几乎不取稳态电流。所有 §1 ~ §3 的约束以此为基准,是市场主流。

栅注入晶体管(GIT)结构的栅是一个 p-GaN/二极管,导通后 需要持续的稳态栅电流(几 mA ~ 十几 mA)维持沟道。因此驱动不是纯电压源,而是一个 RC 驱动网络(快充电峰值 + 稳态限流支路),关断常用弱负压。专用 EiceDRIVER 把这套 RC 与负压做进片内。把 EPC 的"纯电压 5V"经验直接套到 GIT 上会驱动不当。

常关 cascode = 高压耗尽型 GaN 串一个低压 Si MOSFET。对外暴露的是那个 Si MOSFET 的栅,所以 可以像 12V Si MOSFET 一样驱动,甚至能用现成 Si/SiC 驱动方案——这是三者里唯一"可部分照搬"的。代价是内部 Si 管带来体二极管反向恢复、额外封装电感,把 GaN 的部分高频优势让回去了。

先把 datasheet 锚点摊开,后面每一步都从这张表取数。注意 GS66508B 的栅窗口比 EPC 的 +6V 绝对最大略宽——重复上限 +7V、非重复 transient 才到 +10V——但正驱裕度依旧只有 1V(6V 驱动 vs 7V 重复上限),本质约束没变。

工况锁定:母线 VDD=400V、电感电流 IL=20A、开关频率 fsw=250kHz、同步半桥(sync buck 或逆变桥臂)、设计结温取 TJ≈100°C。

正驱选 +6V(推荐区上沿,拿满 RDS(on)),关断选 0V。这里最反直觉的决策是拒绝照 SiC 搬 -3 ~ -5V。用 §2.1 的第三象限式 $VSD\approx (Vth-Vgs)+ILRrev$ 直接算 20A 反导压降就一目了然:

• 0V 关断:$VSD\approx 1.7+20\times 0.05=2.7\mathrm{V}$(25°C);热态 129mΩ 时抬到 1.7+20×0.129≈4.3V。
• -3V 关断:$VSD\approx (1.7+3)+20\times 0.05=5.7\mathrm{V}$(25°C)。

负压把反导压降从 2.7V 抬到 5.7V,同一段死区里的第三象限损耗直接翻倍(§5.4 量化),同时把栅往 -10V 重复下限方向推、蚕食过冲裕度。所以 GaN 这里不靠负压抗误开通,把这活儿交给 Miller 钳位(§3.4)。这正是 §1.2 那个"两难"落到具体器件上的答案:GS66508B 选 0V。

导通选 Rg(on)=10Ω(datasheet 标定 Eon 的条件),压住 dv/dt 与栅过冲;关断选 Rg(off)=1Ω,快拉回、抗 Miller 误开通。10Ω 不是拍脑袋——它要保证栅环路 临界阻尼、不振过 +7V。栅环路是一个 RLC:总栅阻 $Rtot=Rg(on)+RGint=11.1\Omega$、Ciss=242pF、紧凑版图栅回路电感估 Lg≈2nH。阻尼比

• Rg(on)=10Ω:$\zeta \approx 1.9$ → 过阻尼,栅无过冲,稳稳落在 +6V。
• Rg(on)=0(直驱,只剩 1.1Ω 内阻):$\zeta \approx 0.19$ → 严重欠阻尼,栅振铃轻松冲过 +7V → 器件累积退化甚至击穿。

临界阻尼($\zeta =1$)要求 $Rtot=2\sqrt{Lg/Ciss}\approx 5.8\Omega$,即外部 Rg 至少 ~4.6Ω。10Ω 留了安全余量。这条把 §1.1"正驱裕度仅 1V"从口号变成了 最小外部栅阻的硬下限:GaN 上"直驱省 Rg"是致命的。

半桥每个开关周期有两段死区都走第三象限,损耗按 §2.2 简化为 $Pdt\approx fsw(td1+td2)VSDIL$。把 §5.2 的 VSD 和不同死区代进去(fsw=250kHz、IL=20A):

两个杠杆一目了然:死区从 60ns 收到 15ns 省 ~1.2W,砍掉负压再省 ~0.45W。GaN 主打高频——把 fsw 抬到 1MHz,这张表所有数字乘 4,15ns 那一格就变成 1.6W,负压那一格 3.4W。这就是为什么 §3.2 说"压死区"是 GaN 栅驱的头等目标,且必须用自适应死区(监测 Vsw 过零、延 ~15ns 再开同步管),而不是按最差工况留一刀切的大死区。

最后一步也是最容易翻车的:不能拿 datasheet 的 50mΩ 直接算导通损耗。GaN 在 400V 硬开关下有 dynamic Rds(on)(charge trapping),实测比静态值高 20 ~ 50%;再叠加结温,100°C 静态已 ~95mΩ,乘 1.3 dynamic 系数 → 有效 ~124mΩ。以 D=0.5 算单管导通损耗

加上开关损耗 $Psw=fswEsw$,把 datasheet 的 Eon+Eoff=55.5µJ(测在 IDS=15A)从 15A 线性缩放到 20A 得 ~74µJ,$Psw\approx 18.5\mathrm{W}$——单管合计 ~43W,远超一颗底散 GaN 的实际热预算。这直接逼出设计决策:并联两颗 GS66508B(各带 1 ~ 2Ω 独立栅阻抑制栅振荡,见 §5.6 第 7 条),每管 10A → 导通 ~6.2W、开关 ~9.3W、合计 ~15.5W,配散热才可行。

对照之下,§5.4 的第三象限死区损耗(~0.4W)在总账里是小头——但它是那笔只要死区没优化或误加负压就会悄悄 4× 的钱,而且它烧在死区、不进任何 datasheet 的 Eon/Eoff 里,最容易被漏算。这就是把 dynamic Rds(on) 降额和死区损耗同时端上桌的意义:一个决定选几颗管、一个决定驱动时序。

把上面每一步的坑连成一条按"多常见 × 多致命"排的检查链——这七条覆盖了本页 §1 ~ §5 全部失效模式,是 code review 级的落地清单。

1. 负压过应力 + 反导损耗双输:照 SiC 搬 -3 ~ -5V 关断,既把栅推向 -10V 重复下限(GS66508B 的负栅裕度),又按 $VSD\approx (Vth-Vgs)+ILRrev$ 把反导压降从 2.7V 抬到 5.7V,死区损耗翻倍(§5.2/5.4)。处方:0V 关断,抗误开通交 Miller 钳位。
2. 死区/反导损耗被固定死区放大:无体二极管,死区里靠沟道反向导通,VSD 是 Si 体二极管 0.7V 的 4 倍。固定保守死区(60ns)比自适应(15ns)多烧 4×(§5.4)。处方:自适应死区,别加反并二极管(只添 Coss)。
3. dynamic Rds(on) 被漏算:400V 硬开关的实际导通电阻比 datasheet 50mΩ 高 20 ~ 50%,叠温度到 ~124mΩ。按静态值设计会低估导通损耗 ~2.5×、结温超标(§5.5)。处方:导通损耗一律用 dynamic × 温度降额值,不够就并联。
4. 窄 4.5V 窗口里的栅噪声误触发:Vth typ 1.7V、驱动 6V,向上离 +7V 上限仅 1V、向下离 Vth 仅 ~4.3V;LCS·di/dt 与 Miller ΔV 任一端桥接就误开通或过压。处方:Kelvin source 引脚 + 最小栅回路 + 强 Miller 钳位。
5. 过冲冲破 +7V(栅无雪崩):直驱或大栅回路电感下,栅 RLC 欠阻尼($\zeta$≈0.19)振过 +7V;p-GaN 栅无雪崩兜底,重复过 +7V 即累积退化。处方:外部 Rg(on) ≥ ~4.6Ω 保临界阻尼(本设计取 10Ω,$\zeta$≈1.9)。
6. UVLO/bootstrap 门限错配:GaN UVLO 要卡 ~4V 而非 SiC 的 ~12V,用错门限的驱动会让器件停在高 Rds(on) 半开态发热;bootstrap 刷新又不能把栅过充到 +7V 以上。处方:GaN 专用驱动 IC(片内 GaN UVLO + 稳压 + split 输出)。
7. 冷/热 Vth 漂移 + 并联栅振荡:Vth 热态可低到 1.1V,更易被串扰顶开;并联时多管栅回路易谐振。处方:每管加 1 ~ 2Ω 独立栅阻阻尼(datasheet 建议),时序按最坏 Vth 分布留裕。

GaN 既无雪崩、又无 p-n 体区,短路时沟道电流上升极快,短路耐受时间(SCWT)典型只有数百 ns 到 ~1µs,且强烈依赖母线电压与结温——比 SiC 的 2 ~ 4µs 短一个量级。后果是:退饱和(desat)/ 过流(OCP)保护必须在 ~200 ~ 300ns 内跳闸,不能照搬 SiC 那套 2 ~ 3µs 消隐(blanking)时间;GS66508B 一类器件 datasheet 甚至不给 SCSOA,须靠外部快速 OCP + 软关断(避免关断瞬间把栅打到 -10V 反冲下限),fault 一旦超时即不可逆炸管。这是 §1.3"无雪崩"在故障域的延伸。

车规要求 -40°C 冷启动,而 GaN 的两个关键量随温度反向漂移:Vth 冷态偏高(热态更低、更易被 Miller 顶开),Rds(on) 冷态偏低(热态 129mΩ 是 25°C 值的 ~2.5×)。第三象限压降 $VSD=(Vth-Vgs)+ILRrev$ 的两项因此在温度上互搏——冷态 $(Vth-Vgs)$ 项升、$Rrev$ 项降;热态反之。所以死区 / 钳位时序不能只按 25°C 定:热态低 Vth 决定"误开通最紧"的角(§5.6 第 7 条),冷态高 Vth 则可能把某些轻载工况的反导压降与死区损耗顶高。设计须按最坏温度角双向留裕,并确认驱动 UVLO / bootstrap 在 -40°C 仍能把栅稳稳拉满 +6V。

§3.2 的自适应死区 $td=CswVo/IL,AVG$ 在轻载电流趋零时分母趋零,算出的死区发散(趋于无穷);同时轻载下谐振换流可能未完成就被强开(硬开通 $Coss$、开关损耗回来),或电流反号使死区方向判据失效。工程实现必须给 $td$ 设上限钳位(用 $CswVo$ 除以一个最小有效电流封顶),并在 DCM / ZVS 边界切换策略,否则轻载时死区被无谓拉长,反把第三象限反导时间(与其损耗)顶回去——恰好抵消 §5.4 压死区省下的那笔钱。