DRV-C2 — GaN 栅驱：为什么同一套「窗口被物理夹死」的框架，换到 GaN 会把 SiC 的负压逻辑整个反过来

更新 2026-07-19

本质与导读

专家养成 · 模块二(驱动)· C 阶第 2 讲。上一讲 DRV-C1 用「窗口两头都撞物理墙」的框架拆了 SiC：低迁移率把正驱顶到 +18V、低 $V t h$ 逼着必须去负压、体二极管又给负压设了反作用力上界。今天把同一把尺子架到 GaN 上——结论却几乎处处相反。SiC 是「必须负压、别太负」；GaN 是「几乎不能负、宁可 0V」。同样是「窗口被物理夹死」，GaN 夹出来的解是一个更窄、且不对称的窗口，而背后那个把负压逻辑扳反的开关，是一件 SiC 有、GaN 偏偏没有的东西：体二极管。今天把窄 $V g s$ 、无体二极管、高 $d v / d t$ 、动态 $R o n$ 四件事串成一条因果链，讲清 GaN 为什么用 +6V/0V 而不是 SiC 的 +18V/-4V。

开篇：硬约束——GaN 的栅压窗口不只更窄，还「不对称」

DRV-C1 里 SiC 的窗口虽窄，但两头是对称受力的：上顶被沟道迁移率顶高、下探被 $V t h$ 逼负，中间还留了 1~~2V 可呼吸的余量。GaN 把这份对称也抽掉了。它的正驱推荐 **+5~~+6V**、绝对最大只到 +6~+7V——正驱裕度只剩约 1V；而负压这一侧，不是「必须去」，而是「最好别去」。于是 GaN 的窗口成了一个上顶被绝对最大死死压住、下探却被自己往回推的畸形窗口。

为什么会这样？根子在器件结构。SiC MOSFET 是绝缘栅(MOS，栅氧隔开)，栅几乎不漏电、绝对最大能到 +22~+25V，所以有本钱把正驱推到 +18V 换导通性能。GaN e-HEMT 的栅是一个 p-GaN 栅——不是绝缘层，而是一个 p-n/肖特基结， $V g s$ 一旦超过约 6~7V，这个结就开始正向导通、注入电流、退化。正驱轨的上界不再是「留多少过冲余量」的选择题，而是一堵 6~7V 的物理墙，撞上去就是不可逆退化，而且 GaN 无雪崩，越界即失效、没有缓冲。这就把驱动的第一条约束从 SiC 的「推高换性能」翻成 GaN 的「精确稳压、绝不越界」。

下面逐条推：正驱为什么锁 +6V、关断为什么反而不敢负、高 $d v / d t$ 如何同时逼紧 CMTI 与串扰、以及动态 $R o n$ 为什么让 datasheet 上的 $R d s (o n)$ 直接失真。

中段一：正驱锁 +6V——p-GaN 栅把「推高换性能」的路堵死

SiC 那套「 $V g s$ 越高、沟道过驱越足、 $R d s (o n)$ 越低」的逻辑，在 GaN 上刚开个头就撞墙。GaN 的 2DEG 沟道迁移率本来就高(约为 Si 的数倍)，不需要靠大过驱动电压硬灌——推荐 +5~+6V 就已拿到标称 $R d s (o n)$ ，再往上推没有性能红利，只有退化风险。

问题在于上界离工作点太近。以应用最广的 GS66508B(650V/30A e-mode GaN，p-GaN 栅路线)为例：推荐驱动 0~+6V，而栅源重复绝对最大是 +7V/-10V(据 GS66508B datasheet 实测确认，非重复瞬态才到 +10V/-20V)。正驱 +6V 距离 +7V 的重复上限只有 1V。这 1V 要同时容纳：驱动电源的稳压误差、栅回路 RLC 振铃的过冲、以及高边 bootstrap 刷新的过充。任何一项吃掉 1V，栅就越过 +7V 开始累积退化。

正驱裕度 = V GS (max,rep) - V d r i v e \approx 7 - 6 = 1 V

对比 SiC 用 +18V 驱动、+22V 绝对最大，留了 4V 过冲余量——GaN 只有它的四分之一，且没有雪崩兜底。这条把「GaN 驱动电源必须精密稳压、栅回路必须极低电感」从口号变成硬性下限：栅环路那点寄生电感 $Lg$ 与 $C i ss$ 组成的 RLC 一旦欠阻尼，振铃过冲就能吃光这 1V。工程动作是外部栅阻 $R g$ 不能省(直驱只剩封装内 ~1Ω，严重欠阻尼)、驱动 IC 紧贴器件、Kelvin 源极单引脚——细节 DRV-C1 与 GaN 栅驱深度 §5.3 已用阻尼比 $ζ$ 算过，这里只需记住结论：正驱这一侧，GaN 的自由度比 SiC 更小。

中段二：关断为什么反而不敢负压——无体二极管的第三象限反导(worked example)

这是 GaN 栅驱最反直觉、也最能和 DRV-C1 形成对照的一节。SiC 是必须去负压(低 $V t h$ + 封装内栅阻的 Miller floor 把 0V 轨判死)。GaN 的 $V t h$ 也低(typ ~1.7V)，按理更该负压——但 GaN 偏偏普遍 0V 关断。把它扳反的，正是 SiC 有而 GaN 没有的那件东西：体二极管。

因果链是这样的。SiC/Si 关断续流时电流走体二极管(一个真实的 p-n 结)，续流压降与栅压无关。GaN 横向 HEMT 没有体二极管——反向电流(源到漏)只能靠 2DEG 沟道自换流导通:当 $V g s < V t h$ 、电流反向时，器件的导通条件变成栅漏电压 $V g d = V g s + V s d > V t h$ ，于是 $V s d$ 自己抬高到刚好满足这个条件。由 TI SNOAA36 的推导，关断态第三象限压降：

V s d \approx (V t h - V g s) + I s d R o n, r e v

关键就在 $(V t h - V g s)$ 这一项：关断栅压 $V g s$ 越负， $(V t h - V g s)$ 越大，反向压降 $V s d$ 越高。这是体二极管器件完全没有的耦合——在 GaN 上，关断负压直接抬高续流损耗。

走一个数，锚在 GS66508B(25°C $R d s (o n) \approx 50 m Ω$ 、 $V t h$ typ ~1.7V)，续流电流 $I s d = 20 A$ ：

0V 关断： $V s d = (1.7 - 0) + 20 \times 0.05 = 1.7 + 1.0 = 2.7 V$
-3V 关断(照 SiC 搬)： $V s d = (1.7 + 3) + 20 \times 0.05 = 4.7 + 1.0 = 5.7 V$

同一段死区，负压把反向压降从 2.7V 抬到 5.7V,翻了一倍还多。这就是 SiC/GaN 负压逻辑分岔的物理原点:SiC 负压只付一点体二极管 $V f$ 的账(DRV-C1 中段四那 ~0.8W)，GaN 负压却把整个第三象限续流压降成倍抬起。所以 GaN 选 0V 关断，抗 dv/dt 误开通的活儿不交给负压、改交给强 Miller 钳位(关断态用低阻 MOS 把栅死死钳到 0V)。

一句话对照 DRV-C1:SiC「必…

一句话对照 DRV-C1:SiC「必须负压、别太负」是因为有体二极管兜底续流、负压只付小账;GaN「宁可 0V」是因为没有体二极管、续流全压在受栅压控制的沟道上、负压付大账。同一个「负压旋钮」，在两种器件上一个往下拧、一个往上拧。

中段三：死区损耗——GaN 把这笔账放大一个量级(worked example)

上一节算的是「单位续流压降」，还要乘上「续流暴露多久」才是真损耗，而这一步 GaN 又比 SiC 敏感得多。死区(dead time)是上下管都关、电流被逼走第三象限的窗口。GaN 无体二极管、 $V s d$ 高(是 Si 体二极管 0.7V 的 3~~4 倍)，且 GaN 主打高频(数百 kHz~~MHz)——损耗与频率线性相关，频率一项就把死区损耗的权重拉高一个量级。

死区损耗(半桥每周期两段死区都走第三象限)：

P d t \approx f s w (t d 1 + t d 2) V s d I L

代 GS66508B 工况( $f s w = 250 kHz$ 、 $I L = 20 A$ 、每段死区 $t d$ 、两段/周期):

关断压 / 每段死区	$V s d$	$P d t$	相对基准
0V / 15ns(自适应目标)	2.7V	0.41W	基准
0V / 60ns(保守固定死区)	2.7V	1.62W	4×
-3V / 15ns(误加负压)	5.7V	0.86W	2.1×

独立重算第一行核对量纲： $250 \times 1 0^{3} \times (2 \times 15 \times 1 0^{- 9}) \times 2.7 \times 20 = 250 \times 1 0^{3} \times 30 \times 1 0^{- 9} \times 54 = 7.5 \times 1 0^{- 3} \times 54 = 0.405 W \approx 0.41 W$ 。✓ 60ns 行 = 0.41×4 = 1.62W ✓;-3V 行按 $V s d$ 比 5.7/2.7 = 2.11 → 0.41×2.11 = 0.86W ✓。

两个杠杆一目了然:死区从 60ns 收到 15ns 省 ~1.2W;砍掉负压再省 ~0.45W。而 GaN 一旦把 $f s w$ 抬到 1MHz，整张表 ×4——15ns 那格变 1.6W、-3V 那格变 3.4W。这就是为什么「压死区」是 GaN 栅驱的头等目标(SiC 死区可放宽到几百 ns 由体二极管兜底，GaN 不能)，且必须用自适应死区(监测开关节点电压过零、延 ~15ns 再开同步管) $t d = C s w V o / I L, a v g$ ，而非一刀切大死区。注意这笔钱烧在死区里、不进任何 datasheet 的 $E o n / E o f f$ ，最容易被漏算——它就是「负压逻辑反过来」在损耗账上的直接体现。

中段四:高 dv/dt 的两个连带账——CMTI 与动态 $R o n$

GaN 开关 $d v / d t$ 常达 >100 V/ns(SiC 约 30~80 V/ns)，这个更陡的电压斜率不只加剧串扰，还牵出两笔 SiC 上不显眼、GaN 上却致命的账。

第一笔:CMTI(共模瞬态抗扰度)必须跑赢 $d v / d t$ 。 桥臂高边开关时，开关节点电位以 $d v / d t$ 整体跳变，这个位移速率会通过隔离势垒的寄生电容 $C I O$ 灌出共模位移电流 $i c m = C I O \cdot d v / d t$ ，若隔离驱动扛不住就在势垒上误触发逻辑。单位换算给出一个干净的判据:

100 V/ns = \frac{100 V}{1 0 ^{- 9} s} = 1 0^{11} V/s = 100 kV/ μ s

即器件的 $d v / d t$ 数值(V/ns)乘以 1000 就是它对 CMTI 的最低要求(kV/µs)。 GaN 的 >100 V/ns 直接要求隔离驱动 CMTI >100 kV/µs，最快的 150~~200 V/ns 边沿则要 150~~200 kV/µs;而 SiC 在 30~~80 V/ns 下 CMTI 50~~100 kV/µs 即够。选片要盯隔离电容 $C I O$ 小、CMTI 高的隔离器——这是 GaN 比 SiC 更前置的一条选型硬约束,见隔离驱动 CMTI 深度。

第二笔:动态 $R o n$ 让 datasheet 的 $R d s (o n)$ 直接失真。 GaN 在高压硬开关下，2DEG 沟道会被 buffer/表面陷阱俘获电子(charge trapping)，导通瞬间电阻显著高于静态 datasheet 值，实测比 static $R d s (o n)$ 高 20~50%，且随母线电压、开关频率、结温加剧。后果是:拿 datasheet 50mΩ 直接算导通损耗会系统性低估、结温超标。正确做法是用「动态系数 × 温度降额」后的有效值:GS66508B 100°C 静态已约 95mΩ，乘 1.3 动态系数 → 有效 ~124mΩ,是 datasheet 25°C 值 50mΩ 的约 2.5 倍。这条常直接逼出「并联两颗分摊电流」的架构决策(单管热预算兜不住),机理见 GaN 动态 Ron 深度。这两笔账的共同点是:它们都是 GaN 高 $d v / d t$ 的连带产物,SiC 上存在但不吃紧,GaN 上则从「附录」升级成「设计主约束」。

落到工程结论:GaN 的窗口是「更窄 + 不对称 + 负压逻辑反转」的联立解

把四条压力汇总,GaN 栅压窗口的每条边都能追到一个物理原因,且几乎每条都与 SiC 反向:

正驱 +6V——p-GaN 栅 6~7V 即正向导通/退化，无雪崩;上界是物理墙不是余量选择。vs SiC:SiC 推高 +18V 换性能,GaN 精确稳压绝不越界。
关断 0V(不敢负)——无体二极管、第三象限续流压降 $V s d \approx (V t h - V g s) + I s d R r e v$ 受栅压控制,负压把 20A 续流压降从 2.7V 抬到 5.7V。vs SiC:SiC 必须负压压 Miller,GaN 宁可 0V 把抗误开通交 Miller 钳位。
死区是头等旋钮——高频 × 高 $V s d$ 把死区损耗放大一个量级,60ns→15ns 省 4×,必须自适应死区。vs SiC:SiC 死区可几百 ns 由体二极管兜底。
高 $d v / d t$ 的连带账——CMTI 须 >100 kV/µs(= $d v / d t$ 数值 ×1000);动态 $R o n$ 让有效导通电阻 ~2.5× datasheet 值,常逼出并联。vs SiC:两者在 SiC 上存在但不吃紧。

带走三条准则:

同一套框架,相反的解。 「窗口被物理夹死」的分析方法(DRV-C1)通用,但器件物理换了(绝缘栅→p-GaN 栅、有体二极管→无),夹出的解几乎处处相反。会套框架、还要会读器件——这是区分「背参数」与「懂物理」的分水岭。
负压逻辑的开关是体二极管。 SiC 有体二极管兜续流→负压只付小账→必须负压;GaN 无体二极管→续流压在受栅压控制的沟道上→负压付大账→宁可 0V。一句话判据:有体二极管才敢深负压。
GaN 把 SiC 的「附录约束」全部前置成「主约束」。 CMTI、动态 $R o n$ 、死区损耗、栅过冲——这些在 SiC 上是二阶细节,在 GaN 上因窗口窄 + 无雪崩 + 高频,全部升级成决定选管数量与拓扑的一阶约束。

承上启下:今天我们把 DRV-C1…

承上启下:今天我们把 DRV-C1 的「窗口被物理夹死」框架架到 GaN 上,看清体二极管的有无如何把负压逻辑整个扳反,以及高 $d v / d t$ 如何把 CMTI 与动态 $R o n$ 从附录顶成主约束。但无论 SiC 还是 GaN,只要是桥臂,就都逃不过一个更底层的敌人:对管开通时 $C g d$ 耦合出的串扰误开通——前面几讲一直在「压」它(负压、Miller 钳位),却没从版图层面刨它的根。下一讲 DRV-C3 拆桥臂串扰的物理: $C g d$ 耦合误开通的完整回路、以及 Kelvin 源极为什么不是「可选优化」而是「物理必须」。预热可读 SiC vs GaN 权衡深度。

DRV-C2 — GaN 栅驱：为什么同一套「窗口被物理夹死」的框架，换到 GaN 会把 SiC 的负压逻辑整个反过来

本质与导读

1. 开篇：硬约束——GaN 的栅压窗口不只更窄，还「不对称」

2. 中段一：正驱锁 +6V——p-GaN 栅把「推高换性能」的路堵死

3. 中段二：关断为什么反而不敢负压——无体二极管的第三象限反导(worked example)

4. 中段三：死区损耗——GaN 把这笔账放大一个量级(worked example)

5. 中段四:高 dv/dt 的两个连带账——CMTI 与动态 Ron

6. 落到工程结论:GaN 的窗口是「更窄 + 不对称 + 负压逻辑反转」的联立解

6.1. 延伸阅读