HV→LV 隔离 aux 冷启动 / 自供电时序深度 — 启动 cell / 绕组接管 / hiccup
本质与导读
本质 HV 自馈隔离 aux flyback 的核心是个鸡生蛋:控制器要 VCC 才能开关,而 PEU 里唯一能取的只有 400-800V HV 母线。于是启动必须分两段——先从 HV 涓流给 VCC 充电(启动电阻或近零损的耗尽管/JFET 启动 cell),再由 bias 绕组 Naux 反射接管;成败全卡在接管前那段窗口:VCC hold-up 电容不能跌破 VCC(off),否则 UVLO 一断就陷入 hiccup 重试,-40℃ 下 ESR 抬 5-10× 更使 loop 起不来。
主线坐标:第 1 站 · 电池 / 电芯 · ↑ 全景主线
1. 鸡生蛋 — 自供电为什么是时序难题
主驱 / OBC / BMS 的 HV→12V aux flyback 不依赖整车 12V(这是 PEU fail-safe 的根),所以它的控制器 VCC 没有外部低压源可用,只能从 HV 母线自己取电。但开关电源控制器要先有 VCC 才能驱动主开关、才能让变压器工作、才能产生输出和 bias——先有鸡还是先有蛋。
解法是把启动拆成"先借电起步、再自给接管"两段:
- 第一段(借电起步):从 HV 母线涓流给 VCC 电容充到 VCC(on),控制器醒来开始开关
- 第二段(自给接管):开关产生的磁通让 bias 绕组 Naux 整流给 VCC,接管供电,启动路径关断
- 致命衔接:两段之间 VCC 只跌不补的窗口(§3),撑不住就 hiccup(§4)
2. HV 启动两机制 — 启动电阻 vs 耗尽管 cell
第一段"借电"的取电路径有两种,取舍核心是接管后的待机损耗:
启动电阻(最简单):一只大电阻从 HV 母线接到 VCC 电容。涓流 ,充电时间 。
- 致命缺点:电阻一直挂在母线上,接管后仍持续耗 。800V / 200kΩ → 3.2W 白烧,空载效率直接被它拉垮
- 两难:R 小→起得快但更热;R 大→省电但冷启动 + 低母线时涓流不够、起不来或太慢
耗尽管 / JFET 启动 cell(EV 标配):用常通的耗尽型 MOSFET/JFET 从 HV 拉电给 VCC;VCC 一过 VCC(on),控制器把它的栅压拉到源极以下夹断——接管后近零损。现代 HV flyback 控制器(CoolSET 等)直接内置 HV 启动 cell:一个从 HV pin 取电的内部电流源,VCC 达标后自动关断、交给 bias 绕组。
- 优点:启动快(电流源恒流,不受 R 限)+ 接管后待机 < 100mW
- 取舍:器件耐压要够母线全范围(800V 系统选 ≥ 1700V startup 路径),成本略高
3. bias 绕组接管(handoff)+ VCC hold-up 窗口
第二段靠变压器bias 绕组 Naux:开关一起来,Naux 反射输出电压、整流给 VCC 电容,接力供电。设计的命门是那个衔接窗口——VCC 已过 VCC(on)、控制器在跑(吃 gate drive + IC 电流 Iq),但 Naux 还没建立到能维持 VCC 的电平,这段时间 VCC 只放不充:
- 必须 Naux 建立到调节所需时间(几个开关周期 + 软启动爬坡),否则 VCC 跌破 VCC(off) → 控制器关 → hiccup
- 设计杠杆:加大 VCC hold-up 电容(直接拉长窗口)/ 降 VCC(on)-VCC(off) 间距(但太小易 chatter)/ 加快 Naux 建立(软启动别太慢)
- 这也是为什么 startup cell 不在 VCC(on) 立刻永久关——多数控制器(CoolSET/UCC28700/28730 类)有三阈 VCC(on) / VCC(restart) / VCC(off):VCC 跌回 VCC(restart)(介于 on/off 之间)就让 startup cell 重新涓流兜底,直到 Naux 稳;能不能兜住衔接窗口,看 startup cell 在 VCC(restart) 的电流够不够
- VCC 钳位:Naux 反射电平随母线/负载摆动、轻载反射易冲高,VCC pin 常配齐纳/内部钳位防过压——别以为反射电平天然受控
接管成功的标志:VCC 不再下滑、稳在 Naux 反射电平(典型 15-20V),startup 路径电流归零。
4. min Ton / burst 启动 + 启动失败 hiccup
min Ton 与 burst:启动初期输出轻载/空载,控制器若按正常频率开满会过冲;实际多走 burst / min Ton 模式——每次只发最小导通时间的脉冲串,够充 bias + 输出就 idle。但 min Ton 把每脉冲最小能量钉死:若 Naux 匝比配得不对、min Ton × 反射伏秒不够喂 VCC,就会轻载下 VCC 维不住 → 起步发振(motorboating)。匝比与 min Ton 要联合校。
启动失败 hiccup:衔接窗口没撑住(电容太小 / 启动即重载 / 输出短路 / 冷端 ESR 下陷),VCC 跌破 VCC(off),控制器停摆,startup cell 重新涓流充 VCC,到 VCC(on) 再试——hiccup 重试循环。
- 作为保护它是对的:输出短路时把平均功率限到很低(占空比 = 充电时间 / 重试周期极小),不让控制器持续灌大功率进故障
- 作为故障它是坑:若正常上电也进 hiccup(冷启动 ESR 下陷、hold-up 电容欠配),就是起不来——表现为上电后 VCC 反复爬升-跌落、输出永远不就绪
- 判别:hiccup 周期固定 + 输出从不建立 = 设计欠裕量;hiccup 仅在故障注入时出现 = 保护正常
5. 冷启动(-40℃)+ 全链时序到 PWM enable
冷启动特有失效:-40℃ 下铝电解电容 ESR 抬 5-10×,上电涌流在高 ESR 上压降大→输出轨瞬态下陷→Naux 反射也陷→VCC 或输出 UVLO 误判→hiccup loop。这是台架 25℃ 一切正常、装车冬天早晨起不来的典型根因。对策:hold-up 电容按冷端 ESR + 最低母线选,而非常温;关键轨用低温 ESR 友好电容(高分子/陶瓷并联);冷启动必须全工况实测,不能只测常温。
全链冷启动时序(aux 不是孤立的,要喂到 driver bias rail 才算成):
- t0 HV 母线就绪(pre-charge 后主接触器闭合,母线到位)
- t1 startup cell 涓流充 VCC → 到 VCC(on),控制器开始开关
- t2 自供 bias 绕组 Naux 接管控制器 VCC(§3),VCC 稳;另一路变压器输出隔离绕组的 driver bias 轨(+15V/-8V 或 +18V/-3V)经软启动爬坡——两者是变压器上不同绕组,别混
- t3 各 driver UVLO 在其 VCC2(driver +15V 正栅轨,≠ 控制器自供 VCC) 达 UVLO_ON(典型 12V ON / 10V OFF,2V 滞回)时释放
- t4 全部 driver bias 就绪 + power-good 链合 → 控制器才 enable PWM
interlock 的硬规则:PWM 必须在 driver bias 进调节(UVLO 清)之后才放——否则栅压不足开管不充分 → 飙、直通或 DESAT 误触发。这接到驱动-MCU 握手的 RDY/power-good 链。
6. 工程陷阱 G1-G7
本节七条陷阱覆盖从设计、仿真到台架的全链,是"选对方案还起不来"的典型失效模式。
G1 — 启动电阻接管后持续烧
启动电阻是最直觉的解法,但设计者往往只核启动阶段,忽略接管后该电阻依然挂在母线上。在 400V 母线 / 200kΩ 的典型配置中,接管后持续耗散 ;800V 母线同电阻则升至 3.2W 持续白烧。空载待机功耗直接被这颗电阻拉垮,EV 应用严禁——对策是换耗尽管/内置 startup cell,接管后栅极夹断,待机功耗降至 < 1mW。
G2 — VCC hold-up 电容欠配导致上电就 hiccup
衔接窗口计算常被遗漏。设计者往往只在仿真中看 25℃ 标称母线的波形,未核最坏情况下 hold-up 时间。 必须大于 bias 绕组从零建立到调节所需时间(包含软启动爬坡),通常需留 2× 以上裕量。欠配症状:上电后 VCC 反复爬升-跌落、输出永远不就绪;加大电容或换陶瓷/高分子(低 ESR)即可解。
G3 — 依赖启动 cell 长供而不做 bias 绕组接管
部分原型设计为节省辅助绕组,直接让 HV startup cell 长期维持控制器 VCC。startup cell 设计点是数毫安涓流供启动,满载 Iq = 5mA 长时间供给会使内部 JFET/电流源过热;同时不接管意味着 startup cell 持续耗电——与 G1 等效。正确做法:Naux 绕组是必需的,bias 绕组建立后 startup cell 需夹断退出。
G4 — 冷启动只测常温
-40℃ 冷端失效是台架测不到、装车才暴露的典型陷阱。铝电解 ESR 在 -40℃ 可增大 5-10×,VCC hold-up 电容的等效 ESR 飙升后,handoff 瞬态电流在 ESR 上产生的压降足以把 VCC 拉到 VCC(restart) 以下,触发 startup cell 重新介入并掩盖问题;轨道电容 ESR 升高也会让驱动轨电压在启动脉冲下抖动。VCC hold-up 电容应选 X7R 陶瓷或低温高分子铝电解,并在 -40℃ + 最低母线工况全实测。
G5 — min Ton 与 Naux 匝比未联合校
轻载 / 空载时 QR 控制器走 burst 或最小导通时间模式。若 Naux 匝比选的反射电压过低,而 min Ton 固定的每脉冲伏秒不够持续给 VCC 充电,结果是轻载下 VCC 维不住——表现为 motorboating:输出周期性抖动、VCC 随之跳动。Naux 匝比与控制器 min Ton 规格须在空载 / 最轻载点联合验证:每发一个 min Ton 脉冲,bias 绕组给 VCC 充的能量必须大于一个 burst 周期内 IC 的消耗。
G6 — PWM 在 driver bias 未就绪前提前释放
上电时序最常见的致命错误之一。控制器侧软件或 power-good 逻辑在 VCC(on) 触发后即释放 PWM,但此时 driver 正栅轨(+15V)可能还在软启动爬坡中,未达到 UVLO_on 阈值。结果:SiC MOSFET 以不充分的 VGS 开通 → 大幅增加 → 导通损耗骤升,严重时发生直通或 DESAT 误触发。硬件上应用 driver IC 的 nFLT/power-good 输出拉高作为 MCU PWM enable 的前置条件,与 驱动-MCU 握手的 RDY 握手绑定。
G7 — 缺失 VCC 钳位导致轻载反射过压
接管后,Naux 反射电平理论上等于 。但 DCM / QR 模式轻载时输出跌落和 Naux 匝比叠加,反射电平可能冲高。若无齐纳或 IC 内部 VCC 钳位,VCC 超过器件额定(典型 25V)轻则参数漂移、重则损坏控制器。实测方法:在空载条件下监测 VCC 波形,确认峰值不超过 0.8× 额定;Naux 匝比不宜配到反射电平刚好在 VCC(on) + 余量很小处。
7. 端到端 Worked Design — 400V OBC 门极偏置 30W aux
本节基于 Infineon CoolSET F5 ICE5QR4765AG 控制器(内置 700V HV 启动 cell,QR flyback,AEC-Q101)为 400V DC 母线 OBC 设计 30W / +15V gate bias 供电链,五步依次核定启动各关键量。
7.1 基准参数
系统定义如下:400V DC 标称母线(范围 280–450V),输出 +15V / 2A(30W),负载为 6-channel UCC21750-Q1 SiC 门极驱动,控制器 VCC 由内置 HV startup cell 充电后由 Naux 接管。
7.2 Step 1 — VCC hold-up 电容选型
hold-up 时间需覆盖 Naux 绕组从零建立到调节所需过程。在 fsw ≈ 65kHz QR 工作点,软启动爬坡约 5ms,留 2× 裕量取 :
选 22µF / 50V X7R 陶瓷(低温 ESR < 0.5Ω,无标准铝电解 8× ESR 陷阱):
7.3 Step 2 — 启动时间核算
标称 25°C 室温:
冷端 -40°C:ICE5QR4765AG 内部 HV 电流源随温度下降约 30%,取 :
两者均在典型系统上电要求 < 500ms 内 ✓
7.4 Step 3 — hiccup 功率限制核算
输出短路时 Naux 无法维持 VCC,hold-up 窗口结束后 VCC 跌破 VCC_OFF,hiccup 重试:
每次重试运行 ,充电 88ms,周期 = 114.4ms,duty = 23%。短路平均功率约为额定的 23%,满足功率限制保护。
7.5 Step 4 — 全链启动时序
从 400V 母线就绪到 PWM enable 的完整时序:
| 时刻 | 事件 | 累计时间 |
|---|---|---|
| t0 | HV 母线就绪(pre-charge 完成) | 0 ms |
| t1 | VCC 充至 VCC_ON = 14V,ICE5QR4765AG 开始开关 | +205 ms |
| t2 | Naux 接管 VCC 供电,handoff 完成,VCC 稳定 | +208 ms |
| t3 | +15V driver 绕组通过 UVLO_on = 13V → UCC21750 释放 | +213 ms |
| t4 | 全部 6 路 UCC21750 nFLT 正常 → MCU enable PWM | +215 ms |
总计:≈215ms 至 PWM enable(冷端 -40°C 时序:t1 = 293ms → PWM ≈ 303ms)✓
7.6 Step 5 — 冷端 driver bias 轨压降核验
+15V bias 输出滤波电容:47µF / 25V 铝电解,冷端 ESR_cold ≈ 4.8Ω(标准级 ×8,Nichicon PW 典型值)。
UVLO 释放时刻 6× UCC21750 稳态工作电流::
15V − 101mV = 14.90V ≫ UVLO_off = 10V ✓
初始 PWM 脉冲门极充电涌流:,ΔV = 4.8Ω × 18.7mA = 90mV,15V − 90mV = 14.91V ✓
最严酷稳态(Iq + gate 涌流合计 39.7mA):ΔV = 4.8Ω × 39.7mA = 191mV,15V − 191mV = 14.81V ≫ UVLO_off = 10V ✓,裕量 4.81V。冷端所有压降均在 driver UVLO 安全窗口内,bias 轨设计裕量充分。
8. 工作极限 C1-C3
三个边界工况标定了自供电 startup 设计可靠性的边缘,各需独立实测不可只从常温仿真外推。
C1 — 低母线 + 冷端叠加:双重损伤的启动
最严酷工况是 -40°C 且母线在低端(EV 冷启动时母线可低至 280V)。内部 HV 电流源电流因母线降低而减小约 15%,同时冷端电流源本身再降 30%,合计 I_startup ≈ 1.5mA × 0.70 × 0.85 = 0.89mA;t_start = 22µF × 14V / 0.89mA = 346ms,在 500ms 内留约 30% 裕量。若并联更大的 VCC 电容(如 47µF),t_start 会相应增加到 740ms——可能违反系统上电时序规格。正确做法是在 280V + -40°C 下实测 t_start 并留 20% 裕量,而非仿真常温标称点。
C2 — 短路 vs 设计欠裕量的 hiccup 诊断
hiccup 波形单凭示波器无法区分"保护正常动作"和"设计不足上电起不来"。区别方法:正常保护 hiccup 在故障注入前不出现、注入后立即起;设计欠裕量的 hiccup 在正常上电流程就出现。量化判断:测量 hiccup 周期是否等于 的理论值——若一致,说明 startup cell 正常运作而是 hold-up 不够;若周期更短,说明 Naux 有时短暂接管但维不住,是 VCC 钳位或匝比问题。
C3 — 三阈值不当配置导致 startup cell 无法重臂
多数控制器有 VCC(on) / VCC(restart) / VCC(off) 三阈:VCC 跌到 VCC(restart)(介于 on/off 之间)时 startup cell 重新介入而不完全关控制器。若 Naux 反射电平正好介于 VCC(off) 和 VCC(restart) 之间,系统会陷入 startup cell 持续半导通的不稳态——既无法完整接管(Naux 电流不够),又无法进入保护 hiccup 复位。症状:输出电压低且发振,VCC 悬浮在 VCC(off)~VCC(restart) 区间。调整 Naux 匝比使接管后 VCC 明确大于 VCC(restart) + 2V 余量可解。
核心要点
- 自供电是鸡生蛋:控制器要 VCC 才开关,VCC 只能从 HV 母线取 → 拆"借电起步 + 自给接管"两段
- HV 启动两机制:启动电阻(简单,接管后持续耗 ≈ 3W@800V)vs 耗尽管/内置 startup cell(夹断后近零损,EV 标配)
- bias 绕组接管的命门是衔接窗口: 必须 > Naux 建立时间,否则跌破 VCC(off) → hiccup
- hold-up 电容设计: X7R 陶瓷(400V OBC 30W 设计,ICE5QR4765AG),thold = 26.4ms / tstart = 205ms(-40°C: 293ms)
- hiccup 双面:输出短路时是保护(duty≈23%,限平均功率);正常上电也进 = 起不来(电容欠配/冷端下陷)
- 冷启动 -40°C:ESR 抬 5-10× → 轨下陷 → hiccup loop;hold-up 电容选陶瓷/高分子,必须全工况实测
- 全链时序:HV present → VCC 起(205ms)→ 绕组接管 → 输出轨 → driver UVLO 释放 → PWM enable(215ms 总计,power-good interlock 硬件绑定)
- 欠跨模型红队:load-bearing 数字(Istartup / tstart / thold)来自 datasheet 单一来源,未经 DeepSeek/Qwen 独立跨模型核验
缩写表
| 缩写 | 全称 | 中文 |
|---|---|---|
| VCC | (controller) Supply Voltage | 控制器自供电(电压) |
| VCC2 | (driver) Positive gate rail | driver 正栅轨 +15V(≠ 控制器 VCC) |
| Naux | Auxiliary winding | 辅助(bias)绕组 |
| UVLO | Under-Voltage Lockout | 欠压锁定 |
| ESR | Equivalent Series Resistance | 等效串联电阻 |
| min Ton | Minimum on-time | 最小导通时间 |
| Iq | Quiescent / operating current | 静态/工作电流 |
| JFET | Junction FET | 结型场效应管 |
| PSR | Primary-Side Regulation | 原边调节 |
| PEU | Power Electronics Unit | 功率电子单元 |
| PWM | Pulse-Width Modulation | 脉宽调制 |
| DESAT | Desaturation detection | 退饱和检测 |
| QR | Quasi-Resonant | 准谐振 |
| BCM | Boundary Conduction Mode | 边界导通模式 |
| OBC | On-Board Charger | 车载充电机 |
Cross-references
- ← 索引
- HV→12V Flyback 深度 — 讲稳态(变压器/snubber/SR/PSR),本页补启动/自供电时序
- 驱动 UVLO 深度 — bias 轨就绪后释放 PWM 的 UVLO 阈值
- Aux 涌流/软启动深度 — 输出侧上电涌流,与 VCC 启动是两个上电问题
- HV Pre-charge — 母线就绪是冷启动链的 t0
- 驱动-MCU 握手协议深度 — power-good / RDY 链,PWM enable interlock
- DESAT 保护深度 — driver bias 未就绪时 PWM 早放的 DESAT 误触发机制