LDO 器件级工作原理:pass element / dropout / PSRR / 噪声 / 热

低压辅助电源L2别名 LDO 工作原理 · low-dropout regulator · 低压差线性稳压器 · pass element · dropout voltage · PSRR 曲线 · LDO 噪声 · 更新 2026-07-11

本质与导读

本质 LDO 不是低压差版的电阻分压器,而是一个负反馈环路:误差放大器把反馈分压与基准比较,驱动 pass 管的 Rds,把多余的 (Vin-Vout)Iout 全部转成热来稳压。抓住这一句,它所有怪脾气都跟着来——dropout = Rds(min)×Iout、headroom 一小 PSRR 就崩、大压差大电流根本不能用 LDO。

主线坐标:旁支 · 低压控制域 · ↑ 全景主线

1. LDO 是什么 — 一个把多余电压烧成热的负反馈环路

LDO 内部有三大功能块:**带隙基准(bandgap reference)**给出稳定的 $V r e f$ 、**误差放大器(error amplifier)**比较反馈与基准、**pass FET(导通管)**作可调电阻。外加反馈分压 $R 1/ R 2$ 、电流限制、热关断、UVLO、EN 逻辑。稳压关系对所有架构通用:

V o u t = V r e f (1 + \frac{R 1}{R 2})

环路的工作方式是: $V o u t$ 偏低 → 误差放大器调 pass 管 $V g s$ → $R d s$ 减小 → $V o u t$ 回升。它从不"产生"电压,只是把 $V in$ 上多余的部分作为 $I o u t \times R d s$ 的压降耗散掉。这条"多余电压变热"的物理事实,是后面 dropout、效率、热三节的共同根。

PMOS 与 NMOS LDO pass element 架构对比:PMOS 误差放大器把栅压拉向 GND 以下、无需 charge pump;NMOS 是 source follower 需栅压高于 VIN,故必须 bias rail 或内部 charge pump

1.1 PMOS vs NMOS pass element — 为什么 NMOS 必须带 charge pump

pass 管用 PMOS 还是 NMOS,决定了 LDO 的 dropout、Iq、噪声三方面的倾向,看懂架构就能反推器件特性。

PMOS LDO:源极接 $V in$ 、漏极接 $V o u t$ 。要降 $R d s$ 需要 $V g s$ 更负;误差放大器把栅极拉向 GND。 $V in$ 抬高反而能让 $V g s$ 更负,所以 PMOS 在较高 $V in / V o u t$ 下 dropout 更低。栅极只需拉到源极以下,不需要 charge pump。缺点是 PMOS 导通电阻较大、PSRR 与 Iq 通常不如 NMOS。

NMOS LDO:NMOS 是 source follower,源极 = $V o u t$ ,要维持低 $R d s$ 需要栅压高于 $V in$ 。裸 NMOS 的误差放大器输出被 $V in$ 钳住, $V in$ 接近 $V o u t$ 时 $V g s$ 也被压低,做不出超低 dropout。解法两种:① bias rail(VBIAS)——用一条辅助高压轨作误差放大器正电源,使其输出能摆到高于 $V in$ ;② 内部 charge pump——无外部偏置时,芯片内部把 $V in$ 抽高生成更大 $V g s$ 。

工程推论:datasheet 上看到 "internal charge pump" 基本就是 NMOS 架构,反过来就能预期它 dropout 低、PSRR/Iq 偏好。这是从一句架构描述反推器件全貌的捷径。

2. Dropout — RDS(min)×IOUT 的纯欧姆压降

Dropout voltage $V d o$ 是为维持正常稳压、 $V in$ 必须高出 $V o u t (n o m)$ 的最小压差:

V in \geq V o u t (n o m) + V d o, V d o = R d s (min) \cdot I o u t

物理上,当误差放大器把 pass 管驱动到极限(输出在 GND 或 $V in$ 饱和), $R d s$ 到最小值,剩下的就是一个纯欧姆压降。一旦 $V in$ 低于这条线,LDO 进入 dropout 区,pass 管进入三极管/线性区不再调节, $V o u t = V in - V d o$ 跟随输入。

以 TPS799 为例: $V o u t = 3.3 V$ 、 $I o u t = 200 mA$ 时 max $V d o = 175 mV$ 。 $V in \geq 3.475 V$ 正常稳压; $V in = 3.375 V$ 进入 dropout, $V o u t \approx 3.2 V$ 。影响 $V d o$ 的因素一目了然——因为它就是 $R d s (min) \times I o u t$ :

因素	对 $V d o$ 的影响	原因
输出电流 $I o u t$ ↑	$V d o$ ↑	欧姆压降随电流线性涨
结温 $T j$ ↑	$V d o$ ↑	$R d s (o n)$ 正温度系数
pass 管尺寸 ↑	$V d o$ ↓	$R d s (min)$ 更小
PMOS / 带偏置 NMOS, $V o u t$ ↑	$V d o$ ↓	$V g s$ 可驱动得更深
输出精度容差 ↑	$V d o$ ↑	留更多调节余量

datasheet 第一坑:VDO 永远绑定某个测试 $I o u t$ 。脱离电流谈"这颗 LDO dropout 175mV"是误读——同一颗管子 50mA 时 VDO 只有约四分之一。

3. PSRR — 一条曲线,不是一个数字

PSRR(Power Supply Rejection Ratio)衡量某频率下输入纹波被衰减到输出的程度(TI 用正号,数值越大衰减越强):

PSRR(dB) = 20 lo g \frac{V in r i p}{V o u t r i p}

LDO PSRR 随频率变化的曲线:低频靠误差放大器环路增益、高频靠输出电容阻抗、中频是过渡 dip;headroom(VIN−VOUT)减小或进入 dropout 时整条曲线塌陷

PSRR 是一条随频率变化的曲线,三个频段由不同机制主导:低频(≤1kHz)靠误差放大器的环路增益(降噪电容 CNR 也作用于此,因它滤基准噪声);高频(>100kHz)靠输出电容 $C o u t$ 的阻抗;中频是过渡区,常出现 dip。datasheet 的 EC 表通常只给 120Hz 或 1kHz 单点——对抑制开关电源 ~1MHz 纹波毫无意义,必须查 PSRR 曲线。

PSRR 与 dropout 强耦合,这是最容易被忽视的设计冲突。以 TPS717 为例( $C o u t = 1 μ F$ 、 $I o u t = 150 mA$ ):

条件	1MHz 时 PSRR	衰减系数	±50mV 输入纹波 → 输出
$V in - V o u t = 1 V$	45 dB	×178	±281 µV
$V in - V o u t = 250 mV$	23 dB	×14	±3.6 mV
250mV 但 $C o u t = 10 μ F$	42 dB	×126	±400 µV

headroom 从 1V 砍到 250mV,PSRR 直接掉 22dB——因为 pass 管逼近三极管区、环路增益塌掉。"省 headroom 提效率"和"滤纹波"是直接对立的。一个反直觉的推论:降低 $I o u t$ 会降 $V d o$ ,从而抬高 PSRR。另外加大 $C o u t$ 能把高频衰减峰左移,可用来把峰对准已知的开关噪声频率。

4. 静态电流 Iq — 轻载效率的决定因素

静态电流 $I q$ 是系统待机/轻载/空载时 LDO 自身消耗的电流(不同于关断电流——后者是 EN 关闭后的漏电,通常几百 nA,更低)。它在满载时可忽略,但在轻载时直接决定电池寿命。用功耗公式看:

P d = (V in - V o u t) I o u t + V in I q

取 $I q = 0.05 mA$ 、 $4.2 V \to 1.8 V$ :满载 $I o u t = 200 mA$ 时 $P d = 480.21 mW$ , $I q$ 只贡献 0.21mW(可忽略);但轻载 $I o u t = 100 μ A$ 时 $P d = 0.45 mW$ , $I q$ 贡献约一半。这就是为什么 always-on / sleep 域要选超低 Iq 器件(如 TPS7A05, $I q = 1 μ A$ )——详见 topic-aux-sleep-wakeup-deep 的休眠电流配额。

5. 噪声 — 基准噪声被 1+R1/R2 放大

LDO 的输出噪声(µV/√Hz,集中在低频)主要来自内部基准电压,其次是误差放大器、pass FET、电阻分压。关键机制:误差放大器像一个同相放大器,把基准噪声按 $1 + R 1/ R 2$ 的增益放大——所以 $V o u t$ 越高,输出噪声越大。以 TPS7A91 为例:

$V o u t$	积分噪声(10Hz–100kHz)
0.8 V	4.7 µVRMS
1.2 V	5.4 µVRMS
3.3 V	9.2 µVRMS
5 V	12.48 µVRMS

两个降噪手段都直击基准、但都有递减回报:NR/SS 引脚(降噪/软启动双功能)用外接 CNR/SS 与内部电阻构成 RC 低通滤基准噪声(TPS7A91:无→10.3、10nF→5.4、100nF→4.7、1µF→4.7 µVRMS,100nF 后基本到底);前馈电容 CFF 并联在分压上端,在某频段把 R1 短路降增益(无→9、10nF→5.4、100nF→4.9 µVRMS)。到底之后剩余噪声来自误差放大器/FET,盲目加大电容只换来更慢的启动,不换更低的噪声。注意噪声(LDO 自身产生)与 PSRR(衰减来自输入的扰动)机理不同,别混。

6. 稳定性 — 输出电容、前馈零点与容值降额

LDO 是带反馈的环路,稳定性取决于环路相位裕度,而输出电容是主极点的关键。现代 LDO 多已放松对输出电容 ESR 的要求(经典老 LDO 需要 ESR 落在一个"窗口"内才稳,过小过大都会振),但两件事仍直接影响实际相位裕度:

前馈电容 CFF 引入零点抬相位裕度。CFF 并联在分压上端 R1,引入一对零极点:

Z f f = \frac{1}{2 π R 1 C f f}, P f f = \frac{1}{2 π ( R 1 ∥ R 2 ) C f f}

把零点 $Z f f$ 放在单位增益(0dB 穿越)频率之前 → 相位裕度提高 → 负载瞬态振铃减少、恢复更快(实测单位增益频率从约 200kHz 右移到约 300kHz)。CFF 只在可调(adjustable)LDO 上可行(分压在外部),且必须按 datasheet 规定的上限选值。

陶瓷输出电容的"有效电容"远小于标称。稳定裕度算的是有效电容,不是标称值,而陶瓷电容有三重降额:DC bias 降额(最狠,可吃掉 90%)、温度降额、制造容差。一颗标称 10µF X7R 0603(3.3V 额定,小封装):DC bias 1.8V 降到 5.5µF(-45%)、125°C 再 −15% 到 4.7µF、±20% 容差后约 3.5µF(仅标称的 35%)。汽车电源按标称值选 $C o u t$ 会埋下稳定性隐患——必须按工作电压点查厂商 DC bias 曲线。LDO 结温常达 125°C,故选 X5R/X7R(X7R = −55~125°C, ±15%)。

7. 热 — 功率全变热,封装热阻决定生死

LDO 靠"把多余功率转成热"来稳压,所以它只适合低功耗或小压差场景。功耗与结温:

P d = (V in - V o u t) I o u t + V in I g r o u n d, T j = T a + R θ J A P d

LDO 热路径:功率 PD 几乎全部 = (VIN−VOUT)×IOUT 变成热,经封装热阻 RθJA 抬升结温;同一颗 TPS732 同样 0.63W,SOT-23 结温 154.72°C 逼近热关断、SOT-223 仅 58.45°C

致命点在于封装热阻 $R θ J A$ 往往比器件本身更要命。TPS732( $5.5 V \to 3 V$ 、 $250 mA$ 、 $I g r o u n d = 0.95 mA$ )耗散 $P d = 0.63 W$ ,在不同封装下:

封装	$R θ J A$	$T j$ ( $T a$ = 25°C)	判定
SOT-23(2.9×1.6mm)	205.9 °C/W	154.72 °C	超规,逼近热关断
SOT-223(6.5×3.5mm)	53.1 °C/W	58.45 °C	安全

同器件同功耗,小封装结温差近 100°C。热关断通常 160°C 触发、约 140°C 恢复,有迟滞——若不降温/降功耗会反复 on/off 振荡。降热手段:加大 GND/VIN/VOUT 铜层、必要时散热器、或输入串联电阻分担功耗( $R ma x = (V in - V o u t - V d r o p o u t) / (I o u t + I g r o u n d)$ ,把一部分 $(V in - V o u t)$ 的热移到电阻上)。根本结论:大压差 × 大电流不该用 LDO——那时几乎全部输入功率都变成热,该上开关电源。

8. Worked design — 5V→3.3V/300mA 低噪声传感器轨(TPS7A20)+ gotcha 链

前七节把 LDO 的每条脾气单独拆开了,这一节把它们摆到同一张桌上跑一遍:一条真实的 5V→3.3V / 300mA 传感器供电轨,用 TI TPS7A20(300mA 超低噪声、高 PSRR、 $I q = 6.5 μ A$ 的 LDO)从一条 5V 中间轨后稳压,走完 headroom→功耗→结温→PSRR 四道关,再引出一条 gotcha 链。所有载重数字锚 TPS7A20 datasheet(SBVS338H, 2020-03 / rev 2024-07)。

选型定位:传感器 AFE 要低噪声、高 PSRR(压制上游开关电源纹波),吃 300mA,且系统有 always-on 域 → 低噪声 + 超低 Iq 的 TPS7A20 正中靶心(datasheet:噪声 7 µVRMS @ 300mA、 $I q$ typ 6.5 µA、PSRR 60dB @ 100kHz、精度 ±1.5% max,无需降噪旁路电容)。

第 1 步 — headroom / dropout 检查。 $V in - V o u t = 5 - 3.3 = 1.7 V$ 。datasheet 首页明示 $V d o = 140 mV max @ I o u t = 300 mA, V o u t = 3.3 V$ (SOT-23/DBV 封装 145 mV max)。裕量 $1.7 V ≫ 0.145 V$ ,dropout 关轻松过——1.7V headroom 是这颗 LDO 在此工况下的巨大富余,真正的约束在后面的热。

第 2 步 — 功耗。用第 7 节的功率公式:

P d = (V in - V o u t) I o u t + V in I q = (5 - 3.3) \times 0.3 + 5 \times 6.5 \times 1 0^{- 6} = 0.510 W

$I q$ 项只有 33 µW,满载可忽略——功耗几乎全是 pass 管上的 0.51W 欧姆热。

第 3 步 — 结温 / 封装。TPS7A20 只有小封装(SOT-23-5 / X2SON / DSBGA),没有 SOT-223 那种散热垫可选,所以 0.51W 直接考验封装热阻。用 $T j = T a + R θ J A P d$ ,取 datasheet Thermal Information 的 $R θ J A$ :

封装	$R θ J A$	$T j$ ( $T a$ = 25°C)	触热关断的临界 $T a$	判定
DBV(SOT-23-5, 2.9×2.8mm)	187.1 °C/W	120.4 °C	69.6 °C	25°C 环境勉强(逼近 125°C max),环境一升就崩
DQN(X2SON, 1×1mm)	166.1 °C/W	109.7 °C	80.3 °C	同样撑不住高温舱

$T j = 25 + 0.510 \times 187.1 = 120.4$ °C——25°C 台面上 SOT-23 只差 5°C 就顶到 125°C 最高工作结温。热关断 $T s d$ = 165°C(上升)/ 140°C(下降),故 SOT-23 在 $T a \geq 69.6$ °C 时 $T j$ 就撞 165°C 反复 on/off;汽车舱内 85–105°C 环境下(如 $T a = 85$ : $T j = 85 + 95.4 = 180$ °C)必然 motorboating。答案:不是换更大封装能救(这颗没有),而是要么靠大铜箔把实际 $R θ J A$ 压下去,要么削掉 $(V in - V o u t)$ 。

第 4 步 — 100kHz 开关纹波抑制。上游若是 100kHz buck,其输出纹波是这条干净轨的主要扰动源。datasheet PSRR(@ $I o u t = 300 mA$ , $V in = V o u t + 1 V$ )在 100kHz 为 60dB(×1000)。设 5V 轨上 100kHz 纹波 ±25mV → 输出残余 ±25 µV;若 buck 跑 1MHz,PSRR 掉到 40dB(×100)→ ±250 µV。且我们的实际 headroom 1.7V > datasheet 测试条件的 1V,PSRR 只会更好、不会塌——这正是"用低噪声 LDO 给开关电源做 post-regulator"的价值所在。

第 5 步 — 收口结论。dropout 与 PSRR 都过,唯一红灯是热:0.51W 在 SOT-23 里 25°C 台面勉强、高温舱必挂。系统级正解是把大压差拆两段——5V→3.8V buck 预稳 + 3.8V→3.3V TPS7A20 后稳:LDO 压差降到 0.5V, $P d = (3.8 - 3.3) \times 0.3 = 0.15 W$ , $T j (T a = 85) = 85 + 0.15 \times 187.1 = 113$ °C < 125°C,既拿到 buck 的效率又拿到 LDO 的低噪声。这与第 7 节"大压差大电流必上开关电源"、以及 POL rail 设计的 buck+LDO 选型完全同源。

8.1 Gotcha 链(踩过才懂的七条)

worked design 的数字都过了,真正埋人的是下面这些边界——每条都在上面的算例里有据可查。

高压差 + 高温环境 → 热关断振荡(motorboating): $T s d$ 165°C 触发、140°C 恢复,25°C 迟滞。SOT-23 在 $T a ≳ 70$ °C 就周期性 on/off,输出成锯齿。别只算 $T a = 25$ 的 $T j$ ,要算最坏舱温下的 $T j$ 是否越过 165°C。
陶瓷 $C o u t$ 的 min-cap 稳定窗:TPS7A20 要求有效容值 0.47 µF ≤ $C o u t$ ≤ 200 µF、ESR ≤ 100 mΩ。一颗标称 1µF 的 X5R 0402 在 3.3V DC bias + 温度 + 容差三重降额后有效值可能跌破 0.47µF 下限 → 环路失稳振荡。对策:标称选 ≥2.2µF,按第 6 节的 DC bias 曲线核有效值仍在窗内。
PSRR 在逼近 dropout 时崩:datasheet PSRR 是在 $V in = V o u t + 1 V$ 下测的。若为"省 headroom"把预稳压压到 3.45V 进(headroom 只剩 150mV,刚过 $V d o$ ),pass 管进三极管区、环路增益塌,100kHz PSRR 从 60dB 掉向 ~20dB,post-regulator 直接失效。省 headroom 与滤纹波是对立目标(第 3 节)。
Iq 在轻载 = 电池杀手:满载时 $I q$ 6.5µA 的 33µW 可忽略,但 sleep 域 $I o u t = 100 μ A$ 时 $P d \approx (1.7 \times 1 0^{- 4} + 3.25 \times 1 0^{- 5})$ W 里 $I q$ 占约 16%;若为"极致低噪声"改选 LT3045( $I q = 2.2 mA$ ,见 8.2),轻载下 $I q$ 直接吃满、待机续航崩塌。always-on 传感器轨选 LDO 先看 $I q$ ,别只盯噪声。
load-transient 瞬态跌落 ≠ DC load regulation:datasheet load regulation 13mV(DQN)是 DC 值;一个 0→300mA 快沿在环路带宽内来不及响应,输出瞬时跌落由 $C o u t$ 与环路带宽决定,远大于 13mV。对策是加 bulk $C o u t$ / 前馈电容(第 6 节),而不是看 DC 指标就以为稳。
$V d o$ 绑电流又绑温度:140mV max 是 $I o u t = 300 mA$ 、 $V o u t$ 在 2.5–5.5V 带的值; $I o u t$ 降一半 $V d o$ 约降一半(第 2 节),而 $T j$ 升高时 $R d s (o n)$ 正温度系数又把 $V d o$ 推高。设计 headroom 别对着 typical,要对最坏电流 × 最坏结温的 max。
NMOS charge pump 的开关噪声注入:带内部 charge pump 的 NMOS LDO(如 LP2985、REG710)靠片内 200kHz–1MHz 振荡器抽升栅压;该振荡直接在输出引入周期性毛刺,往往比 PMOS 替代品噪声高一个量级——与"低 dropout = 更安静"的直觉相反。低噪声传感器 / ADC 参考轨若要选 NMOS 架构,只能选外置 bias rail 型(栅压由独立高压轨提供),或直接用 PMOS LDO + 后置 $π$ 滤波。

8.2 Corner — 三个工作极限(噪声 / 热 / Iq)

C1 · 高温满载热角(Ta = 85°C):本 worked design 在 25°C 台面 SOT-23 结温 120.4°C 已紧贴 125°C 上限。车规舱内 Ta = 85°C 时, $T j = 85 + 0.510 \times 187.1 = 180^{\circ} C$ ,超过热关断阈值 165°C,必然 motorboating。解法唯三:① 把 $V in$ 前级预降到 4V(压差 0.7V, $P d = 0.7 \times 0.3 = 0.21 W$ , $T j = 85 + 39.3 = 124.3^{\circ} C$ ,刚过);② 加大铜箔把 RθJA 从 187 压到 ≤ 157°C/W( $T j = 85 + 0.51 \times 157 = 165^{\circ} C$ 边界);③ 换有散热垫封装的 LDO(TPS7A20 无此选项)。热设计必须按 $T a_{ma x}$ ,不是 25°C 台面。

C2 · 超低噪声角(12-bit ADC 参考 / 射频 VCO):若 7µVRMS 不够、需要 sub-µVRMS,要上 ADI LT3045。代价在 Iq:

指标	TPS7A20	LT3045	含义
噪声(10Hz–100kHz)	7 µVRMS	0.8 µVRMS	低约 9×,极敏感负载才用得上
$I q$	6.5 µA	2.2 mA	相差约 340×——sleep 域续航杀手
PSRR @ 1MHz	40 dB	76 dB	高 36dB,滤高频开关噪声更强
$V d o$	140 mV @ 300mA	260 mV @ 500mA	dropout 更大,headroom 需求更高

LT3045 在 sleep( $I o u t = 100 μ A$ )时 $P d \approx 11 mW$ , $I q$ 占 98%。always-on 传感器轨除非负载真的需要 sub-µVRMS,否则 TPS7A20 的低 $I q$ 更适配。

C3 · 大压差大电流角(Vin=12V→Vout=3.3V, Iout=1A): $P d = (12 - 3.3) \times 1 = 8.7 W$ ,任何封装都撑不住(SOT-223 RθJA ≈ 50°C/W → ΔT = 435°C)。这是"不该用 LDO"的终局情形——必须换 buck:① 12V→3.3V 直接 buck(效率 88–93%),去掉 LDO 那 87% 热损耗;② 如果仍需低噪声:12V→4V buck(效率 92%)→ 4V→3.3V LDO( $P d = 0.7 W$ ,可 SOT-223 承担)。噪声 / 效率都拿到,唯一代价是两颗 IC。

核心要点

LDO = 负反馈环路 + pass 管可调电阻,本质是把多余电压 $(V in - V o u t) I o u t$ 全转成热
$V d o = R d s (min) \times I o u t$ 是纯欧姆压降,读 VDO 必看测试电流;进入 dropout 后 pass 管入线性区不再调节
NMOS pass element 必须带 charge pump 或 bias rail(source follower 需栅压高于 $V in$ );PMOS 不用但 dropout/PSRR 通常逊
PSRR 是曲线不是单值:低频靠环路增益、高频靠 $C o u t$ ;headroom 接近 dropout 时 PSRR 崩(TPS717 1V→45dB,250mV→23dB)
$I q$ 满载可忽略、轻载时占一半功耗,决定 sleep 域电池寿命
噪声主要是基准噪声被 $1 + R 1/ R 2$ 放大( $V o u t$ 越高越吵);NR/SS 与 CFF 降噪有递减回报
陶瓷 $C o u t$ 的 DC bias 降额可吃掉 90% 容值,稳定性算有效电容不是标称值
封装热阻 $R θ J A$ 比器件更致命;大压差大电流必上开关电源

缩写表

只列本页用到的工业标准缩写;通用英语…

只列本页用到的工业标准缩写;通用英语 / 单位 / 月份 / 我们的 层/Lx tag 不列。覆盖不到的术语见正文 inline 注释。

缩写	全称	中文 / 备注
LDO	Low Dropout Regulator	低压差线性稳压器
RDS	Drain-Source On-Resistance	导通电阻
TI	Texas Instruments	德州仪器
ESR	Equivalent Series Resistance	等效串联电阻
DC	Diagnostic Coverage	诊断覆盖率 (功能安全语境)
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor	金属氧化物场效应晶体管

Cross-references

← 索引
POL rail 设计(LDO 选型 / 多 rail):本页器件原理的应用层 — 何时选 LDO vs Buck
rail 噪声与精度预算:PSRR 级联 + 噪声预算的系统算法
休眠 / 唤醒电流配额:Iq 在 always-on/sleep 域的预算
电源设计总览:LDO 在线性 vs 开关稳压谱系里的位置
基础元件:MOSFET / 电容等 pass element 与 $C o u t$ 的器件基础