辅助电源 POL DC-DC 选型决策深度 — 板内 rail 网络 7 拓扑 + EV PEU 10 路 worked example

低压辅助电源L1别名 POL DC-DC · Point of Load · rail map · rail tree · ECU 多 rail · PMIC vs 分立 · SIMO buck · LDO 选型 · PSRR

本质与导读

本质 POL DC-DC 是 SBC 主 rail 到每颗 IC 电源 pin 之间的最后一公里电源,一个 EV PEU ECU 有 8–12 路微 rail(< 5 A / < 5 W),每条都要按噪声敏感度选拓扑——ADC ref / 模拟基准走 LDO,数字 rail 走 Buck。它跟主功率 DC-DC 不是同一个问题:这里的硬约束是噪声敏感分级、板面集成 trade-off 与 ASIL D 的 SM 量化,而非功率密度。

主线坐标:旁支 · 低压控制域 · ↑ 全景主线

1. POL 7 拓扑全景 — 6 维对比 + 5 问决策

POL DC-DC 一共 7 种主流拓扑,每一种都有自己最优解的应用区。下表把 7 拓扑跟 6 维(V/I/效率/噪声/体积/BOM)摆开,配套 5 问决策流让选型可以工程化:

POL DC-DC 拓扑全景 — 7 选 1 + 5 问决策

1.1 5 问决策流的工程含义

5 问按 V/I → 噪声 → 体积 → ASIL 渐进收敛,每答一问就剔除 2–3 个候选拓扑。Q1(Vout vs Vin)直接锁拓扑大类(Buck / Boost / SEPIC / Inv);Q2(噪声)决定 LDO 还是 Buck;Q3(Iout)定 LDO 上限(< 100 mA 用 LDO,≥ 500 mA 必上 Buck);Q4(板面 / rail 数)决定 SIMO 还是分立;Q5(ASIL)决定是否需要外置 OV/UV SM。5 问串起来 = 一个 rail 的拓扑选型 decision 就锁死,不需要拍脑袋。


2. LDO — 低噪声 rail 的祖传方案 + 何时不选 Buck

LDO 是线性稳压器,本质是把 Vin - Vout 之间的电压差全部转化成热。效率 = Vout / Vin,12 V → 3.3 V 的 LDO 效率只有 28%,1 A 负载就要散 7 W 热(几乎是单板总耗的 1/3)。本节是选型 / 应用视角;器件级原理(pass element / dropout = Rds×Iout / PSRR 曲线 / 噪声 / 热)见 topic-ldo-fundamentals-deep。所以 LDO 一般只用在两个场景:

  • Vin - Vout ≤ 1 V 的 dropout 场景(典型 5 V → 3.3 V,效率 66%,1 A 负载耗 1.7 W,可接受)
  • Iout < 200 mA 的低电流 rail(散热不是问题,但需要 PSRR > 60 dB 抑制开关电源残留噪声)

2.1 LDO 选型 4 维 — PSRR / Iq / Dropout / 精度

EV ECU 选 LDO 看 4 个核心参数,典型主流 IC 锚点参数:

参数TI LP38798TI TPS7A02ADI LT3045TI REF5025
Vout 范围1.0–5.5 V0.8–5.5 V0.5–15 V2.5 V 固定
Iout 最大800 mA200 mA500 mA30 mA
Dropout200 mV95 mV260 mV220 mV
PSRR(典型 @100 kHz)60 dB60 dB76 dB58 dB
Iq65 μA25 nA2.7 mA750 μA
噪声(10 Hz–100 kHz)5 μVrms30 μVrms0.8 μVrms3 μVpp
精度±2%±2%±2%±0.05%
应用5V_ANA / VPREsleep / 低 IqRF / ADC refADC reference

ADC reference / RF / 时钟域这种"噪声 1 mV 就影响精度"的场景默认 LDO,不考虑 Buck

Buck→LDO 二次稳压(post-reg):噪声敏感 rail 不必全程 LDO(效率差)——可前级 Buck 降压到接近目标 + 后级低压差 LDO 二次稳压:Buck 担效率、LDO 担噪声(用其 PSRR 把 Buck 开关纹波再压 -40~-60 dB)。两个关键:① LDO 的 PSRR 在 Buck 开关频率点要够(很多 LDO PSRR 在 >100 kHz 已跌);② 留足够 dropout cover Buck 纹波谷,否则纹波谷把 LDO 拖出调节。这是"既要效率又要低噪"的标准架构(详见 rail 噪声→精度预算页)。

2.2 LDO 热设计 — Dropout 边界

LDO 持续工作温升:

代入 SOT-223 LDO ≈ 60 K/W / Vin - Vout = 1.7 V / I = 0.3 A → = 31 K,车规 ambient 85°C 下 = 116°C,留 30 K 余量。但 Vin 12 V → Vout 3.3 V 同 IC 同电流 → = 156 K → 240°C,直接烧穿。这是 LDO 必须卡在 dropout 段(Vin - Vout ≤ 2 V)的物理底线。


3. 同步 Buck — 数字 rail 的主流

同步 Buck(synchronous buck)用低边 SR MOSFET 取代异步 buck 的续流二极管(高边控制管两者都有),把二极管 ~0.5V 压降换成 MOSFET 几十 mV 的 Rds(on) 压降,效率从 80% 提升到 95%,是 2026 年所有数字 rail 的默认拓扑。

3.1 EV ECU 主流 IC

按 Iout 段分:

ICVinVoutIoutfsw应用
TI TPS628702.7–6 V0.4–5.5 V6 A2.25 MHzMCU core / DDR(低压轨,非 12V 直降)
TI LM5176-Q1(4-switch buck-boost,非纯 Buck)4.2–60 V0.8–55 V10 A0.4–2.2 MHz宽 VIN / buck-boost rail
Infineon TLF306822.5–60 V0.5–24 V3 A0.4–2.2 MHz通用 buck
ADI LT34712.8–12 V0.6–5.5 V1.2 A1.2 MHz紧凑 SOT 封装

3.2 关键设计参数

设计要点 — 给定 Vout / Iout 算 L + Cout + Rcsns:

  • L = ,典型 = 30% × Iout
  • Cout = ,典型 < 1% Vout
  • Rcsns = 70 mV / IOC(过流阈值)

EV ECU 5V → 1.2V / 4 A worked example:L = 1 μH / Cout = 47 μF × 2 / Rcsns = 17 mΩ。

3.3 Buck 噪声特征

Buck 输出噪声主要 3 部分:(1) 开关频率纹波(fsw 1.8 MHz);(2) SW 节点反弹的高频铃声(50–100 MHz);(3) 控制环 ripple(几 kHz)。3 部分加起来典型 5–20 mVpp,ADC ref / RF 不能直接接 Buck 输出,必须串 LDO 二次滤波。这是 POR Sequencing 深度 里 LDO 后于 Buck enable 的物理来源。


4. SIMO Buck — 集成 vs 串扰的 trade-off

SIMO(Single-Inductor Multiple-Output)用一颗电感支撑多路 Vout(典型 2–4 rail),控制 IC 通过时分复用切换电感能量分配。集成度最高 / 板面最小(节省 N-1 个电感),但rail 之间存在串扰(一路负载阶跃影响另一路)。

4.1 SIMO 适用场景

座舱 ECU / 用户界面 / 紧凑 BMS 这种多 rail 但每路电流 < 1 A的场景适合 SIMO:

  • 4 路 rail(3.3 V / 1.8 V / 1.2 V / 0.9 V)各 500 mA → 单 IC + 1 颗 L → BOM -50%
  • 板面占用 < 50 mm² vs 分立方案 200 mm²
  • 主流 IC:ADI LTC3636(2 路)/ LTC3676(4 路)/ Maxim MAX17270(3 路)

4.2 SIMO 不适用场景

ASIL D 主驱 / BMS 主 ECU 不上 SIMO — 因为 rail 串扰 = 一个隐藏 CCF:

  • 一路 rail 短路 → SIMO 控制器进保护 → N 路 rail 同时下降 → CCF
  • 单 IC 集中 SBC + SIMO 共 die → DFA Implementation 类 DFI

ASIL D 必须分立 buck + 独立 OV/UV SM 监测,这是 SIMO 的 ASIL 上限。


5. SEPIC + Boost + Inv Buck-Boost — 特殊场景

3 个"非降压"拓扑各自解决一个特殊需求:

5.1 SEPIC — Vout 跨过 Vin 的兼容场景

EV 12 VBB 在 cranking 时可掉到 6 V、load dump 时飙到 18 V,5 V rail 必须在 Vin 6–18 V 全范围工作。这是 buck 做不到的(Vin < Vout 时 buck 失稳),也是 boost 做不到的(Vin > Vout 时 boost 失稳),SEPIC 或 4-switch(H 桥)buck-boost 能跨——后者单电感、效率 90%+、是现代车规宽 VIN POL 主流,优于 SEPIC。

SEPIC 用 2 个电感 + 1 个耦合电容,效率 75–85%(比 buck 低 10%)、体积大、控制环带宽窄。EV ECU 5 VPRE rail 在 cranking 适配场景下用 SEPIC,详见 Cranking Robustness 深度

5.2 Boost — Vout > Vin

升压拓扑,应用 4 类:

  • LED / OLED 驱动(12 V → 24 V)
  • 栅驱辅助 supply(12 V → 15 V,详见 栅极驱动 supply)
  • OTP 编程电压(3.3 V → 8 V,MCU 编程时短暂用)
  • 超级电容备份能量提取(2.5 V → 3.3 V)

主流 IC:TI TPS61046(15 V / 200 mA)/ LM5121(60 V / 7.5 A)。Boost 控制环有RHP zero(右半平面零点),带宽天然窄,负载阶跃响应慢 — 这是 Boost 跟 Buck 的根本差别。

5.3 Inv Buck-Boost — 负压 rail

模拟前端(op-amp / 差动放大器 / 电流采样)经常需要 V 双电源,负 5 V 必须用 Inv Buck-Boost(反相拓扑)。典型 IC TI LMR50410-Q1,Vout = -3.3 V / -5 V / -12 V 可选,Iout 50 mA–1 A。

工程要点 — Inv Buck-Boost 的 Vout 是负值,需要专门的负压基准 + 差分采样反馈,不能跟普通 buck 共控制环


6. Charge Pump — 无电感 / 整数比拓扑

Charge Pump(电荷泵)用电容代替电感,通过开关切换实现 2× 或 1/2× Vin(整数比)。典型应用 3 类:

  • 栅驱 boost:5 V → 10 V 给低边 N-MOS 栅极 supply
  • Vpp 编程:Flash 擦写需要 7 V,从 3.3 V 用 charge pump
  • 触摸传感 / LCD 偏压:小电流低噪声升压

优势:无电感 → 板面最小,BOM 最便宜(2–5 元)。劣势:效率 70–80%、纹波大、Iout 上限 200 mA。EV ECU 用得不多,主要在座舱 ECU / IVI / HMI 模块。


7. EV PEU ECU 典型 rail map — 10 路 POL 选型 worked example

把上面 7 拓扑的选型规则套用到典型 EV PEU 主驱 / BMS / VCU 的实际 ECU,得到 10 路 rail 的完整 POL 决策:

EV PEU ECU 典型 rail map — 10 路 POL 选型 worked example

7.1 10 路 rail 的选型逻辑

每路 rail 选型逻辑都对应 5 问决策流的特定路径:

RailIout拓扑选型理由
3.3 VDIG1.5 A同步 Buck(SBC 内置)数字 rail / 大电流 / 效率优先
1.2 VCORE4 A同步 Buck(外置 TPS62870)MCU core 大电流 / SBC 集成上限 1 A 不够
1.8 V_PERIPH200 mALDO(SBC 内置)小电流 / dropout 5V→1.8V 比值合理
5 VANA100 mALDO 低噪声(LP38798)ADC ref + 模拟前端 / PSRR 60 dB@100kHz
2.5 VREF30 mA精密 LDO(REF5025)ADC reference / ±0.05% 精度
-5 VOP50 mAInv Buck-Boostop-amp 双电源 / 负压唯一选
1.0 VOSC50 mALDO 低噪声MCU PLL / 抖动敏感
5 VCAN100 mALDO(SBC 内置)CAN 收发器 supply / dropout OK
15 V_GATE_AUX200 mABoost(TPS61046)12 V → 15 V 升压 / 栅驱辅助
24 VLED50 mABoost(LM3414)12 V → 24 V 状态 LED

7.2 5V_RAW 是 SBC 的"心脏" — FMEDA 主战场

10 路 rail 中7 路从 5V_RAW 分叉,SBC + 5V_RAW 失效 = 70% rail 同时挂。这跟 辅助电源 FMEDA + DFA 深度 §4 量化的 "AUX 链 SBC 主导 FIT 30%" 一致 — POL rail map 把 FMEDA 抽象数字落到具体物理 rail。

7.3 噪声分级 — 8 路 LDO + 2 路 Buck/Boost

10 路里 8 路用 LDO + 2 路用 Buck/Boost:噪声敏感(ADC ref / 模拟 / 时钟)4 路、低电流 LDO 4 路、digital Buck 2 路、Boost 2 路、Inv 1 路。这个分布在主流 EV PEU ECU 几乎是定式 — 70% rail 是 LDO 跟"POL = digital Buck 主导"的直觉相反。


8. ASIL D rail 的 OV/UV SM 设计

ASIL D safety-related rail(典型 1.2 VCORE / 5 VANA / 2.5 VREF)需要 OV/UV 监测 + 切 Safe State 1。这是 POL rail 的 FMEDA 量化 入口。

8.1 OV/UV SM 三方案

SM 实现按独立性分级:

  • 方案 A:SBC 内置 OV/UV 监测TLF35584 / FS65 类 SBC 都有片内 ADC 监测每个 rail,DC 95%,但跟被监测 rail 共 die,CCF 风险
  • 方案 B:外置独立 OV/UV IC — TI TPS3702 类电压监测 IC,独立 die + 独立 reference,DC 99%,ASIL D 主流
  • 方案 C:MCU ADC 监测 + 外置 reference — MCU 软件读 ADC + 跟 REF5025 ±0.05% 基准比对,DC 90%(MCU latch-up 风险)

ASIL D 主驱主流方案 = A + B 双重(SBC 内置 + 外置 TPS3702 互查)。

8.2 Safe State 切换

OV/UV 触发 → SBC RESET_N 拉低 → MCU 进 reset → ECU 进 Safe State 1(详见 Safe State Manager 深度)。Safe State 1 切断主功率但保留 CAN 上报 DTC


9. POL 跟 SBC sequencing 协同

POL rail 不能独立 enable,必须遵循 SBC POR sequencer 的顺序:

  • 5 VRAW 上电 → 100 ms 后
  • SBC 内置 LDO/Buck 给 3.3 VDIG / 1.8 V / 5 VCAN(SBC ASIL config)
  • 外置 1.2 VCORE buck enable 信号由 SBC PG 拉高后才允许
  • 5 VANA / 2.5 VREF / 1.0 VOSC 等模拟 rail 最后 enable(等数字稳定)

详见 SBC 多 rail Sequencing — POL rail 是 SBC sequencer 的 enable 链的下游。violation = MCU latch-up 风险


10. 5 个 POL 工程陷阱

新项目踩坑 80% 集中在这 5 类:

陷阱描述预防
LDO 热跌Vin - Vout > 2 V + 大电流 → LDO 烧穿 + 限 dropout < 2 V 或换 Buck
Buck 输出振铃SW 节点 50–100 MHz 铃声 → ADC ref 受干扰LDO 二次滤波 + 共模 choke
SIMO rail 串扰一路阶跃影响另一路 → ASIL D 失败ASIL D rail 不上 SIMO + OV/UV 独立 SM
Boost RHP zero控制环带宽窄 + 启动阶跃慢选高 fsw IC + 预充软启动
Charge Pump 纹波输出 100–200 mVpp → ADC ref 不能用必上 LDO 二次后级 + 容值充足

核心要点

  • POL = SBC 主 rail 输出 → 每颗 IC 电源 pin 之间的最后一公里电源,典型 EV PEU 8–12 路
  • 7 拓扑:LDO / 同步 Buck / SIMO / SEPIC / Boost / Inv Buck-Boost / Charge Pump,各占一个最优应用区
  • LDO 在 dropout ≤ 2 V 或 Iout < 200 mA 段最优,噪声敏感 rail 默认 LDO
  • 同步 Buck 效率 90–95%,是数字 rail 主流,但 SW 节点 50–100 MHz 铃声需 LDO 二次滤波
  • SIMO 集成度高但 ASIL D 不上(rail 串扰是隐藏 CCF)
  • EV 12 VBB cranking 宽 VIN 适配:4-switch buck-boost(单电感、90%+、主流)或 SEPIC(75–85%)
  • EV PEU 10 路 rail worked example:7 路从 5V_RAW 分叉(FMEDA 主战场),8 路 LDO + 2 路 Buck/Boost
  • ASIL D OV/UV SM:SBC 内置 + 外置 TPS3702 双重,Safe State 1 切主功率
  • POL 必须跟 SBC POR sequencer 协同,顺序错 → MCU latch-up
  • 5 陷阱:LDO 热跌 / Buck 振铃 / SIMO 串扰 / Boost RHP / Charge Pump 纹波

缩写表

只列本页专业术语(常识 ADC / Buck / Boost / LDO / SBC / DDR / SiC / MOSFET / OV / UV / ECU / EV 等不重复):

缩写全称 / 中文备注
Charge Pump电荷泵电容开关替代电感的升压 / 反相拓扑(整数比 2× 或 1/2×)
dropout(LDO) Dropout voltageLDO 输入 - 输出 最小电压差,典型 95–260 mV
Inv Buck-BoostInverting Buck-Boost反相降压升压拓扑,产生负压 rail(-5V / -12V)
IqQuiescent Current静态电流(sleep 关键指标,1 nA–几 mA)
POLPoint-of-Load DC-DC负载点电源(板内微 rail,< 5 A)
PSRRPower Supply Rejection Ratio电源抑制比(LDO 关键指标,典型 60–76 dB @ 100 kHz;到 1 MHz 常掉到 ~30–50 dB)
RHP zeroRight-Half-Plane Zero控制环右半平面零点(Boost / Flyback 特性,带宽天然窄)
SEPICSingle-Ended Primary Inductor Converter升降兼容拓扑(Vout 跨过 Vin)
SIMOSingle-Inductor Multiple-Output单电感多输出(集成度高,rail 间串扰)
TrackingRail tracking多 rail 同步上电 / 掉电(防 latch-up)
VppProgramming voltageFlash 编程电压(典型 7 V,Charge Pump 产生)
VRMVoltage Regulator ModuleCPU 大电流电源模块(≠ POL,VRM 单 rail 50–200 A)

Cross-references