Zeta — 电路操纵与两电感变换器族 + 专家级 worked design

开关电源L1别名 Buck-Boost · 反相 Buck-Boost · 升降压变换器 · Ćuk · Cuk Converter · SEPIC · SEPIC Converter · Zeta · Zeta Converter · 两电感变换器 · 电路操纵 · circuit manipulation · LM5155 · 更新 2026-07-08

本质与导读

本质这一族的关键不是"又一个变比公式",而是一套开关网络能被『操纵』出整个族谱:把 Buck 的源/负载互换就得 Boost;把 Buck→Boost 级联再合并就得 buck-boost( $M = - D / D^{'}$ );把 Boost→Buck 级联、并翻转中间电容极性,就得 Ćuk——它用一只电容而非电感传能,于是 L1、L2 两个电感都连续导通,输入输出双端非脉动、EMI 最低。SEPIC/Zeta 是同族里给正输出( $M = + D / D^{'}$ )的兄弟。真正咬人的从不是变比,而是:small-ripple 近似在两极点输出滤波器上会错误地给出零纹波、能量传递/耦合电容承受 ~1.5 A rms 的高应力(SEPIC 因此只宜小功率)、CCM 下四阶系统带右半平面零点卡死带宽、耦合电感反而要 10-15% 漏感(与反激正相反)。本页把这些从第一性原理讲透,并用一颗真芯片(TI LM5155 耦合电感 SEPIC,4-32V→12V/1A,2.1 MHz)走一遍端到端设计。

主线坐标:开关电源主线 · 站② 拓扑综合 · ↑ 全景主线

1. 电路操纵 — 一套开关网络长出整个族谱

站② 的核心洞察是:变换器不是一个个孤立发明的,而是从 Buck 与 Boost 两个母体,经四类电路操纵系统地推导出来的(Erickson §6.1)。理解了操纵规则,就不必死记每个拓扑的公式——变比与端口电流特性都能从"它由什么级联/旋转而来"直接读出。

源/负载反演(§6.1.1):交换哪个端口作源、哪个作负载,并把开关做成双向,Buck( $M = D$ )就变成 Boost( $M = 1/ D^{'}$ )。原来的占空比 $D$ 变成 SPDT 停在另一位置的时间占比,于是 $D \to D^{'}$ , $M = 1/ D^{'}$ 。Boost = 源负载互换的 Buck。
级联(§6.1.2):两级同 $D$ 变换器串联,变比相乘 $M (D) = M 1 (D) \cdot M 2 (D)$ 。Buck→Boost 级联给 $M = D \cdot (1/ D^{'}) = D / D^{'}$ (非反相 buck-boost);删掉中间电容、合并两电感、并在一个子区间翻转电感极性,就化简成只需一个 SPDT 的反相 buck-boost $M = - D / D^{'}$ 。它的模型是 1:D(buck)变压器串 D':1(boost)变压器,因此继承了 buck 的脉动输入 + boost 的脉动输出(双端脉动)。反过来 Boost→Buck 级联、翻转中间电容极性,正是 Ćuk 的由来:模型是 D':1 串 1:D,因此继承了 boost 的非脉动输入 + buck 的非脉动输出(双端非脉动)——这是 Ćuk 双非脉动特性最严谨的"为什么"。
三端胞旋转(§6.1.3):把"电感 + 开关"三端胞的三个端子轮流接源/负载/公共,旋转出 buck / boost / buck-boost——它们其实是同一个胞。它的对偶"电容 + 开关"胞(两端口各串滤波电感,故两电流都连续)旋转出:Buck+输入 LC 滤波、Boost+输出 LC 滤波、以及 Ćuk。这是 Ćuk/SEPIC/Zeta 结构来源最干净的陈述。
差分连接(§6.1.4):把负载跨接在两个分别用 $D$ 与 $D^{'}$ 驱动的变换器输出之间,得到双极性输出。两个 Buck 差分即 H 桥逆变器 $V = (2 D - 1) V g$ ,三个即三相电压源逆变器。

电路操纵族谱图:上排两母体 Buck(M=D)与 Boost(M=1/(1-D));经级联 Buck→Boost 折叠单电感得反相 buck-boost(M=−D/D',单电感·磁传能·两侧脉动)、级联 Boost→Buck 折叠得 Ćuk(M=−D/D',电容 C1 传能·两侧非脉动);Ćuk 去反相得 SEPIC(M=+D/D',非反相·输入干净),再源/负载互换得 Zeta(对偶·输出干净)。底部统一视角:Buck/Boost/Buck-Boost 内含同一电感-开关三端胞、旋转即得三拓扑,其对偶电容-开关胞旋转得 Ćuk;级联视角还解释电流平滑(Buck 侧端口脉动、Boost 侧端口连续 → 谁在输入/输出侧决定该侧脉动与否);加变压器隔离即得 Flyback

把操纵穷举一遍,Erickson §6.2 给出变换器短名单:单电感类共 8 种(buck、boost、反相 buck-boost、非反相 buck-boost、H 桥、Watkins-Johnson,加两个交流输入的逆变),两电感类见下表。关键对比是极性与端口电流特性——同为升降压,SEPIC/Zeta 给正输出,Ćuk 给负输出。

两电感成员	变比 M(D)	极性/特点
Ćuk	$- D / D^{'}$	反相;输入输出双非脉动(EMI 最低)
SEPIC	$+ D / D^{'}$	正输出;非脉动输入 + 脉动输出
Zeta(逆 SEPIC)	$+ D / D^{'}$	正输出;脉动输入 + 非脉动输出(Ćuk/SEPIC 的镜像)
二次型(buck²)	$D^{2}$	单管 + 3 二极管;大降压比/宽范围

2. 反相 Buck-Boost — 单电感基线与器件应力

族谱的最简成员是反相 buck-boost:单电感、单 SPDT。开关导通(DTs)时电感直接跨在输入上储能, $v L = V g$ ;关断(D'Ts)时电感跨在输出上放电, $v L = V o u t$ ( $V o u t$ 取负参考)。这就是它得名"升降压"的机理——储能与放电解耦,输出电压幅值可高可低于输入,但极性反相。

对电感施加伏秒平衡 $⟨ v L ⟩ = 0$ :

⟨ v L ⟩ = D V g + D^{'} V o u t = 0 \Rightarrow V o u t = - \frac{D}{D ^{'}} V g, M (D) = - \frac{D}{D ^{'}}

$D < 0.5$ 降压、 $D > 0.5$ 升压、 $D = 0.5$ 等幅反相。电感是唯一储能元件、位于源与负载之间,故它承担全部能量吞吐:平均电感电流 $I L = I o / D^{'}$ (不是 $I o$ ),随 $D \to 1$ 急剧放大——这是所有升降压族效率在高占空比崩塌的根源。含二极管压降时占空比修正为 $D = (V o u t + V D) / (V in + V o u t + V D)$ 。

反相 buck-boost 的器件应力(Maniktala Fig 1-13)是理解整族应力的基线:开关与二极管都要承受 $V in + ∣ V o u t ∣$ (远高于 Buck 只承受 $V in$ ),开关节点在 $(V in - V s w)$ 与 $- (V o + V D)$ 之间摆动。开关平均电流 $= I L \cdot D$ ,二极管平均电流 $= I L \cdot D^{'} = I o$ ,电感峰值电流约 $1.2 I o / D^{'}$ 。它的模型继承了 buck 的脉动输入 + boost 的脉动输出——双端都脉动,这正是 Ćuk/SEPIC 要改进的痛点。

3. Ćuk 变换器 — 完整稳态推导(电容传能)

Ćuk 的独特之处在于用电容而非电感在源与负载间传能:两个电感 L1(输入侧)、L2(输出侧),中间一只能量传递电容 C1,加输出电容 C2 与单 SPDT。开关在位置 2 时,C1 经 L1 从 Vg 充电;开关在位置 1 时,C1 经 L2 向负载释放能量。因为 L1、L2 都始终在通路上,两端口电流都连续——这就是 Ćuk 存在的全部理由。

Ćuk 拓扑与两子区间波形:输入电感 L1、能量传递电容 C1、输出电感 L2、输出电容 C2、单 SPDT;子区间 1(开关位置 1,DTs)C1 经 L2 向负载放电,子区间 2(开关位置 2,D'Ts)C1 经 L1 从 Vg 充电;右侧波形显示 i1、i2 都为连续的三角波(双端非脉动),C1 电压 V1=Vg/D'=Vg+|Vout| 恒为正、纹波小;输出 iC2 是连续三角波,故输出纹波须用两极点电荷法而非 small-ripple

设状态变量 i1、i2(两电感电流)、v1(C1 电压)、v2(输出,取负参考)。small-ripple 近似下,两个子区间的电感电压与电容电流为:子区间 1( $D T s$ ) $v L 1 = V g$ 、 $v L 2 = - V 1 - V 2$ 、 $i C 1 = I 2$ 、 $i C 2 = I 2 - V 2/ R$ ;子区间 2( $D^{'} T s$ ) $v L 1 = V g - V 1$ 、 $v L 2 = - V 2$ 、 $i C 1 = I 1$ 、 $i C 2 = I 2 - V 2/ R$ 。

对两电感用伏秒平衡、对两电容用电荷平衡( $⟨ v L ⟩ = 0$ 、 $⟨ i C ⟩ = 0$ ):

⟨ v L 1 ⟩ ⟨ v L 2 ⟩ ⟨ i C 1 ⟩ ⟨ i C 2 ⟩ = D V g + D^{'} (V g - V 1) = 0 = D (- V 1 - V 2) + D^{'} (- V 2) = 0 = D I 2 + D^{'} I 1 = 0 = I 2 - V 2/ R = 0

解这个线性方程组:

V 1 = \frac{V g}{D ^{'}}, V 2 = - \frac{D}{D ^{'}} V g \Rightarrow M (D) = \frac{V 2}{V g} = - \frac{D}{D ^{'}}

即 Ćuk 与反相 buck-boost 共享同一变比,但机理与应力不同。第一条关键应力结果藏在 $V 1$ 里: $V 1 = V g / D^{'} = V g - V 2 = V g + ∣ V o u t ∣$ ,能量传递电容 C1 被直流偏置在 $V in + ∣ V o u t ∣$ ,这是全电路电压应力最高的元件之一。两电感平均电流 $I 1 = (D / D^{'})^{2} V g / R$ 、 $I 2 = - (D / D^{'}) V g / R$ 。

电感电流与 C1 电压的纹波(由各自的斜率乘 $D T s$ 得到,再用上面的解简化):

Δ i 1 = \frac{V g D T s}{2 L 1}, Δ i 2 = \frac{V g D T s}{2 L 2}, Δ v 1 = \frac{V g D ^{2} T s}{2 D ^{'} R C 1}

这三条分别用来定 L1、L2、C1。但输出纹波 $Δ v 2$ 绝不能用 small-ripple 近似(§5 的失效边界之一):流进 C2 的唯一交流源就是 L2 的电流纹波,若把 $i 2$ 也近似成常数,就会错误地推出 $Δ v 2 = 0$ (与 C2 多大无关)。必须用两极点滤波器的电荷论证(§2.5): $i C 2$ 是峰值 $Δ i 2$ 、基底 $T s /2$ 的三角波,注入电荷 $= C 2 \cdot 2Δ v 2$ ,得

Δ v 2 = \frac{Δ i 2 \cdot T s}{8 C 2}

这正是 Buck 输出纹波那个"8"的同一结果。Ćuk 的头号卖点由此坐实:输入(L1)与输出(L2)电流都非脉动,两端口纹波都低,是全族 EMI 最友好的拓扑。

4. SEPIC 与 Zeta — 正输出的两电感兄弟

同一电容-开关胞旋转到不同端口,得到给正输出的 SEPIC 与 Zeta,变比 $M (D) = + D / D^{'}$ ——升降压且不反相,这在需要"输入可高可低于输出、且要正压"的场合(如宽范围电池供电)极实用,是它们相对 Ćuk 的核心价值。

M (D) = \frac{V o u t}{V in} = \frac{D}{D ^{'}} (> 0)

SEPIC 的结构是输入电感 L1、串联耦合电容 Cs、输出电感 L2、二极管到输出。它与 Ćuk 的关键差别在端口电流特性:SEPIC 有非脉动输入(L1 在输入通路)但脉动输出——输出电流流经二极管 + Cs 被斩断,故比 Ćuk 需要更大的 Cout、输出纹波与 EMI 也更高。Zeta 则是镜像:脉动输入、平滑输出。三者共享 $∣ M ∣ = D / D^{'}$ ,选谁取决于"要正/负输出"与"哪个端口必须安静"。

耦合电容 Cs 直流偏置在 $\approx V in$ (SEPIC),且承受很大的 RMS 电流(见 §8)——这是 SEPIC 最脆弱、也最限制其功率上限的元件。实际设计常把 L1、L2 绕在同一磁芯上做成耦合电感:耦合迫使纹波在两绕组间均分,把所需电感量减半,漏感能量还能经 Cs 重定向去钳位 MOSFET(§7 会看到这带来约 +2% 效率)。

四个成员按"极性 × 哪侧电流干净"两轴一张图落点即成选型决策卡:

非隔离衍生拓扑选型矩阵:两轴为极性(反相输出 / 非反相输出)× 哪侧电流干净(两侧脉动 / 输入干净 / 输出干净 / 两侧非脉动),四者变比幅值都是 D/(1-D)。反相 buck-boost 落在反相×两侧脉动格(1 电感·磁传能·最简单);SEPIC 落非反相×输入干净格(2 电感·电容传能·电池/PFC 常用);Zeta 落非反相×输出干净格(2 电感·SEPIC 对偶);Ćuk 落反相×两侧非脉动格(2 电感+C1·纹波最小)。右侧选型口诀:要正输出→SEPIC/Zeta;要两侧低纹波→Ćuk(但接受负输出);最省元件→反相 buck-boost;输出电流要干净→Zeta

5. 隔离型 SEPIC 与 Ćuk,以及 small-ripple 失效边界

要隔离,只需在两电感族里插入变压器,变比统一变成 $M = n D / D^{'}$ (Erickson §6.3.6),但两者的磁件应力天差地别,这是选型的关键专家点。

M (D) = \frac{V}{V g} = \frac{n D}{D ^{'}}

隔离 SEPIC:把 L2 换成双绕组变压器,励磁电感 LM 承担 L2 的储能。这个磁件是"混血"——同时当反激变压器和普通双绕组变压器用;在 D' 期间副边同时流过励磁电流与折算的 i1/n,故绕组 RMS 电流比同功率反激更大,变压器被过度应力。它靠反激式复位,任何绕组上的直流分量都会把励磁电流积分到饱和(伏秒平衡),须严守复位。

隔离 Ćuk:把 C1 拆成 C1a + C1b,变压器插在两者之间。串联电容保证变压器上直流为零,于是变压器规规矩矩地工作(小励磁电流、B-H 环双向可用、无需中心抽头、铜利用率极佳),可用到数百瓦,也用作低谐波 AC-DC 整流。结构性地消除直流偏磁是隔离 Ćuk 相对隔离 SEPIC 的根本优势。

这里必须钉死一条贯穿全族的失效边界:small-ripple 近似在两极点滤波器上失效。对 Ćuk/SEPIC 的输出电容套用"电容电荷平衡 ⇒ 小纹波"会得出 $Δ v = 0$ (§3 已证),两极点输入滤波器上有对偶陷阱(磁链论证)。凡引用 small-ripple 而不加这条 caveat 的推导,对这一族就是错的。

6. 动态与控制 — 四阶系统 + 右半平面零点

Ćuk/SEPIC 在 CCM 下是四阶系统(两电感 + 两电容),且像所有升降压/升压族一样带右半平面零点(RHPZ):占空比突增时,能量先被存进电感/电容、输出反而短暂下跌,造成"相位滞后却增益不降",硬限环路带宽。控制设计因此比 Buck 棘手得多。

RHP 零点频率(SEPIC,来自 §7 worked design) $f R H P Z = (D^{'})^{2} V o u t / (2 π D L I o u t) \approx 63$ kHz;经验法则是把环路穿越设在 $f R H P Z /5 \approx 12.6$ kHz,再往上推就失稳。除 RHPZ 外,两个电感与 Cs/C1 之间还有内部谐振,会在响应里造成尖峰,常需加 RC 阻尼支路压制(Erickson 用扩展元件定理为 SEPIC 设计阻尼;TI 的 app-note 则在二极管上加 RC 缓冲吸收漏感尖峰)。完整小信号对象与补偿方法见变换器 AC 建模与补偿器设计。

7. 端到端 worked design — TI LM5155 耦合电感 SEPIC,4-32V → 12V/1A

用一颗真芯片走通全流程:TI LM5155(2.2 MHz 宽输入 boost/SEPIC/flyback 控制器,1.5 A 栅驱,100 mV 限流阈, $V R E F \approx 1.23$ V),配 LM5155EVM-SEPIC(SNVAA43)。目标: $V in$ =4-32 V(低于 6 V 时输出功率降额到 6 W)、 $V o u t$ =12 V、 $I o u t$ =1 A、 $P o u t$ =12 W、 $f s w$ =2.1 MHz、非同步 SEPIC、CCM。

设计在每个参数各自的最恶劣角取值(见 §8):占空比与电流应力在 $V inmin$ 处最狠、电压应力在 $V inma x$ 处最狠。逐条按 SNVAA43 公式算出(二极管 $V D \approx 0.5$ V):

步骤	公式	取值
假设效率 $η$	—	88%
$V inmin$ =6V 处占空比	$D = \frac{V o u t + V D}{V inmin + V o u t + V D}$	$12.5/18.5 = 0.676$
$V in$ =32V 处占空比	同上	$0.281$
输入平均电流	$I in d c = \frac{V o u t I o u t}{η V inmin}$	$12/ (0.88 \cdot 6) = 2.27$ A
纹波系数 $K I N D$	$0.2$ – $0.4$	$0.3$
电感纹波	$Δ i L = I in d c \cdot K I N D$	$\approx 0.68$ A
耦合电感 $L$	$L \geq \frac{V in D}{2 f s w Δ i L}$ ,耦合减半	4.7 µH(留 10-15% 漏感)
耦合电容 $C A C$	纹波 $\leq 5% V inma x$ ; $I r m s = I in d c D^{'} / D$	10 µF/50V, $I r m s \approx 1.57$ A
整流二极管	$V R = V inma x + V o u t + V D = 44.5$ V,+30% 裕度; $I a v g = I o u t$	60V/10A
MOSFET	$V D S = V inma x + V o u t = 44$ V,+30%; $I p k = I o u t + I in d c + Δ i L \approx 3.95$ A	80V/10A
RHP 零点	$f R H P Z = \frac{( D ^{'} ) ^{2} V o u t}{2 π D L I o u t}$	$\approx 63$ kHz
输出电容 $C o u t$	$C o u t \geq \frac{Δ I l o a d}{2 π f B W Δ V l o a d}$ , $f B W = f R H P Z /5$	$\geq 63$ µF → 150 µF
输入电容 $C I N$	$C I N \geq \frac{( P o u t / V inmin ) D ^{'}}{Δ V s u p f s w} = 1.26$ µF	> 40 µF(bulk + 陶瓷)
$V o u t$ 分压	$V o u t = V R E F (\frac{R F B T}{R F B B} + 1)$ , $R F B T$ =51.1 kΩ	$R F B B \approx 5.83$ kΩ

三个必须盯住的实战点:① 耦合电容 $C A C$ 的 RMS 电流高达 1.57 A(在 12 W 设计里!)——这是自热失效的主因,必须选陶瓷/薄膜或高 RMS 钽,MLCC 还要计直流偏压降容;正是这条 RMS 应力让 SEPIC 只宜小功率(AN-1484)。② 电感是耦合的:耦合把纹波在两绕组均分、需求电感减半,且漏感能量经 Cs 重定向钳位 FET,约 +2% 效率——因此 SEPIC 反而要 10-15% 漏感,与反激力求漏感最小正相反;漏感太低会杀死钳位收益。③ 二极管 $V R$ 已含 +30% 裕度,因关断瞬间漏感在二极管上打出负向尖峰,即便加了 RC 缓冲仍需留够裕度(见 §10)。CCM 在此选定是为最小化 RMS 电流、最大化满载效率;只有当轻载效率主导时才考虑 DCM。

8. 器件应力与最恶劣工况

这一族的电压应力比 Buck 高一档(开关与二极管都要顶 $V in + V o u t$ ),而不同应力在不同输入端最恶劣是最常踩的坑:电压应力在 $V inma x$ 处最狠,而电流应力与占空比在 $V inmin$ 处最狠——每个参数必须在各自的最恶劣角核。下表给 SEPIC 的应力式(反相 buck-boost/Ćuk 同构,差别只在耦合电容偏置电压)与其最恶劣角:

应力项	公式(SEPIC)	最恶劣角
MOSFET 电压 $V D S$	$V inma x + V o u t$ (+漏感环)	$V inma x$
MOSFET 峰值电流	$I o u t + I in d c + Δ i L$	$V inmin$
MOSFET RMS 电流	$I o u t \frac{( V o u t + V inmin + V D ) ( V o u t + V D )}{V inmi n ^{2}}$	$V inmin$
二极管电压 $V R$	$V inma x + V o u t ma x + V D$ (+30% 漏感环)	$V inma x$
二极管平均电流	$I o u t$	满载
输入电感 L1 峰值	$1.2 I o u t (V o u t + V D) / V inmin$	$V inmin$
输出电感 L2 峰值	$1.2 I o u t$	满载
耦合电容 RMS	$I in d c D^{'} / D$ (理想无损即 $I o u t (V o u t + V D) / V inmin$ ;§7 用含 $η$ 的 $I in d c$ 更保守)	$V inmin$
耦合电容直流偏置	$\approx V in$ (SEPIC)/ $Vin+	Vout

工程含义:器件电流额定取 $\geq$ 最恶劣值再留裕度、电压额定 $\geq 1.3 \times$ 最恶劣值(含漏感环)。耦合电容既要耐 $> V inma x$ ,又要扛那条 RMS——两个约束分别在不同角,别只在标称 $V in$ 处核。Maniktala 反复警告的经典错误就是"假设输入电压固定"。

9. 工作极限与设计权衡

标称点算通了不等于能投产,真正的工作空间由这些边界围成——每条都是"datasheet 有没有读进去"的分水岭。

占空比上限/最高降压比:控制器有频率相关的最大占空比限制, $f s w$ 越高上限越低;宽 $V in$ 设计要在 $V inmin$ (最大 $D$ )处核是否撞限。本设计 $V inmin$ =6V 对应 $D = 0.676$ ,须确认 2.1 MHz 下 LM5155 的占空比上限高于此。
RHPZ 卡带宽:四阶 + RHP 零点使穿越只能推到 $f R H P Z /5 \approx 12.6$ kHz;想要更快瞬态只能设法抬高 $f R H P Z$ (减小 L、降 $D$ ),不能硬推带宽。
耦合电容 RMS 限功率: $I r m s = I o u t (V o u t + V D) / V inmin$ 随功率与降压深度增大,自热是硬上限——这是 SEPIC 天然偏小功率的结构性原因,大功率场合应转 Ćuk 或桥式隔离拓扑。
耦合电感漏感悖论:SEPIC 反要 10-15% 漏感(钳位 FET、均分纹波),与反激相反;还须确认两绕组在稳态 CCM 下确实看到相等电压(仅此条件下钳位成立),漏感过低或电压不匹配都会失去收益并恶化瞬态/EMI。
上电浪涌/软启动:升压族(含 SEPIC)开关不在输出串联通路上,上电瞬间输入经电感 + 二极管不受控地给输出电容灌浪涌电流,须有软启动/浪涌限制(Maniktala Ch4 Q52)。
CCM vs DCM:CCM 最小化 RMS、最大化满载效率(本设计选它);仅当轻载效率主导时才用 DCM。工作模式判据见 CCM/DCM/BCM。

10. 设计陷阱(实战 checklist)

公式都成立,翻车往往在"看着对、实则咬人"处。按经验列成 checklist,逐条对照:

small-ripple 在两极点滤波器上给零纹波:Ćuk/SEPIC 输出电容套小纹波近似会得 $Δ v = 0$ ,必须用 $Δ v = Δ i 2 T s / (8 C 2)$ 的电荷论证;两极点输入滤波器有对偶陷阱。
能量传递/耦合电容是高应力高风险件:直流偏置 $\approx V in$ (SEPIC)或 $V in + ∣ V o u t ∣$ (Ćuk),且扛 ~1.5 A rms,自热失效风险高;用陶瓷/薄膜,MLCC 计直流偏压降容。
二极管要加缓冲吸收漏感尖峰:关断瞬间漏感在二极管上打负向尖峰,加 RC 缓冲后仍给 $V R$ 留 $\geq$ 30% 裕度。
别在标称 $V in$ 处设计: $V inmin$ 驱动电流应力、 $V inma x$ 驱动电压应力,两者分处不同角,混核必错。
耦合电感两绕组电压须相等:仅在稳态 CCM 成立;漏感太低或电压失配会杀死钳位收益。
SEPIC 与 Ćuk 别混用极性经验:SEPIC/Zeta 正输出、Ćuk 负输出;Ćuk 双端非脉动 EMI 最优,SEPIC 输出脉动、需更大 Cout。
隔离 SEPIC 变压器过应力:副边同时载励磁 + 折算 i1/n,RMS 高于同功率反激;要隔离且干净选隔离 Ćuk(串联电容零直流偏磁)。

核心要点

电路操纵是站②的方法核:源负载反演(Buck↔Boost)、级联( $M = M 1 \cdot M 2$ )、三端胞旋转、差分连接,四条规则从 Buck/Boost 长出整个族谱;变比与端口电流特性可从"由什么级联而来"直接读出
反相 buck-boost $M = - D / D^{'}$ :单电感、 $I L = I o / D^{'}$ (高 $D$ 放大)、双端脉动、开关/二极管顶 $V in + ∣ V o u t ∣$
Ćuk $M = - D / D^{'}$ :电容传能、L1/L2 都连续 → 输入输出双非脉动、EMI 最低;C1 偏置 $V in + ∣ V o u t ∣$ ;完整推导靠伏秒平衡 + 电荷平衡解 $V 1/ V 2/ I 1/ I 2$ ; $Δ i 1/Δ i 2/Δ v 1$ 定 L1/L2/C1,输出 $Δ v 2 = Δ i 2 T s / (8 C 2)$ (两极点电荷法)
SEPIC/Zeta $M = + D / D^{'}$ (正输出):SEPIC 非脉动输入 + 脉动输出;Zeta 镜像;耦合电容 Cs 偏置 $\approx V in$ 、RMS 高
隔离型 $M = n D / D^{'}$ :隔离 SEPIC 变压器过应力、靠反激复位;隔离 Ćuk 串联电容零直流偏磁、变压器干净
small-ripple 两极点失效:输出电容不能用小纹波(会得零),必用 $Δ v = Δ i L T s / (8 C)$ ;输入滤波有对偶陷阱
控制:CCM 四阶 + RHP 零点,穿越 $\leq f R H P Z /5$ ;两电感与电容内部谐振需 RC 阻尼
worked design(LM5155 SEPIC,4-32V→12V/1A,2.1MHz): $D = 0.676@ V inmin$ → $I in d c = 2.27$ A → $Δ i L = 0.68$ A → $L = 4.7$ µH(耦合) → $C A C$ =10µF/50V( $I r m s = 1.57$ A) → 二极管 60V/10A、MOSFET 80V/10A( $I p k \approx 3.95$ A) → $f R H P Z \approx 63$ kHz、 $C o u t$ =150µF → $R F B B \approx 5.83$ kΩ;耦合钳位 +2% 效率
应力最恶劣角分离:电压@ $V inma x$ 、电流/占空比@ $V inmin$ ;耦合电容 RMS 高应力使 SEPIC 只宜小功率;耦合电感反要 10-15% 漏感(与反激相反)

缩写表

缩写	全称
SEPIC	Single-Ended Primary-Inductor Converter(单端初级电感变换器,正输出升降压)
Ćuk	Ćuk converter(以发明者 Slobodan Ćuk 命名,电容传能升降压)
Zeta	Zeta converter(逆 SEPIC,正输出升降压)
M(D)	变比 Vout/Vin,占空比 D 的函数
D / D'	占空比 / 其补 1−D
CCM / DCM	Continuous / Discontinuous Conduction Mode(连续 / 断续导通模式)
RHPZ / RHP zero	Right-Half-Plane Zero(右半平面零点)
ESR	Equivalent Series Resistance(等效串联电阻)
MLCC	Multi-Layer Ceramic Capacitor(多层陶瓷电容)
EMI	Electromagnetic Interference(电磁干扰)
KIND	TI 电感纹波系数(= 本 wiki 的电流纹波率 r,取 0.2–0.4)
Iindc	输入平均(直流)电流
VREF	控制器反馈基准电压
DCR	电感直流铜阻
fRHPZ	右半平面零点频率
SPDT	Single-Pole Double-Throw(单刀双掷开关,理想开关模型)

Cross-references

← 索引
开关电源全景主线 — 站② 拓扑综合,本页的上位主线
Buck 降压变换器 — 电路操纵的母体之一;两极点输出纹波 Δv=ΔiL·Ts/(8C) 同源
Boost 升压变换器 — 电路操纵的母体之二;RHP 零点与效率崩塌同族
功率电子学 — 伏秒/电荷平衡第一性原理
CCM/DCM/BCM 工作模式 — CCM/DCM 选择与判据
变换器 AC 小信号建模 — 四阶 + RHP 零点小信号对象来源
补偿器设计 — RHPZ 卡带宽下的补偿策略
输出纹波与输出电容选型 — 两极点电荷法 + ESR 主导
反激变换器 — 隔离对照:反激求漏感最小,SEPIC 反要漏感
变压器设计 — 隔离 SEPIC/Ćuk 变压器应力与偏磁
缓冲电路 — 二极管漏感尖峰的 RC 缓冲
器件损耗预算与效率 — 整机损耗与耦合钳位收益