Driver Propagation Delay Matching 深度 — channel skew 影响 dead-time

下图把 td_pd + 部件间 skew + dead-time 的因果一次说清:skew(而非绝对 td)才是啃 dead-time 的那一项。

3 个观察:

• td 绝对值跨度大 76–265 ns — fast 家族(UCC21750 90 / ISO5852S 76 / NSI6801 75)vs enhanced-protection 家族(1ED3491 ~240 / BM6101 265);但绝对 td 是 common-mode,同型 6 颗一起平移,不单独进 dead-time
• 部件间 skew 才是硬约束 — 现代车规单通道 driver 收敛到 30 ns max(= ±15 ns,TI/Infineon 同级);老光耦 HCPL-316J 分散大到 ~±50 ns
• 部件内 LH/HL 失配 8–20 ns — 即 tsk-p($|tpHL-tpLH|$),同一 channel 的 turn-on 与 turn-off 之差,不进 dead-time(同一 channel 内)

driver datasheet 给的延迟量要分清 3 个,只有第 3 个进 dead-time 预算:

• td_pd(datasheet 记 tpLH / tpHL,即 tDLH / tDHL):propagation delay,input → output 整体延迟。SiC driver 常给一个 typ 值(tpLH 与 tpHL 近似相等),是 common-mode 量
• tsk-p(pulse skew,$|tpHL-tpLH|$):同一颗内 turn-on 与 turn-off 延迟之差,典型 8–20 ns(ISO5852S 20 ns、1ED3491 ~8 ns);不进 dead-time(同一 channel)
• tsk-pp(part-to-part skew):不同芯片间 td 之差,车规 max 30 ns(= ±15 ns);这是唯一进 dead-time 预算的量——3 相 6 颗 driver 之间的失配

用途上的一句话:选 driver 看 tsk-pp,不看 td 绝对值;算 dead-time 也只把 tsk-pp 代进去。

skew 来源分 3 个层级,越往下越难控:

先纠一个高发误区:很多设计把 propagation delay 的绝对值算进 dead-time,这是错的。td 是 common-mode——3 相 6 颗同型 driver 的 td 近似相等,它同时延后 outgoing 管的关断命令和 incoming 管的开通命令,是等量平移、相互抵消,MCU 设定的 dead-time 原样保留。真正啃 dead-time 的只有两项:outgoing 器件的关断延迟 + 下降时间($tdoff+tf$),叠加两条驱动路径的 部件间 propagation delay 失配 $\Delta tpd$(= tsk-pp)。dead-time 预算因此用与 Dead-time tuning 深度 一致的合成式:

$DT\ge (tdoff+tf+\Delta tpd)\times (1+km)$

其中 $tdoff+tf$ 是 outgoing 器件关断全程(SiC 几十~一二百 ns),$\Delta tpd$ 是 incoming/outgoing 两路驱动的部件间 skew(不是 td 绝对值),$km$ 是裕量系数(0.5–1),覆盖温度漂移 + 老化 + Vbus 变化。

举例 800V SiC 主驱(6× UCC21750-Q1,每管一颗):

• 器件关断 $tdoff+tf\approx 75\mathrm{ns}$(150℃,见 SCT3080AL worked design)
• 部件间 skew $\Delta tpd=30\mathrm{ns}$(UCC21750-Q1 tsk-pp max,datasheet SLUSDH9D)
• 裕量系数 $km=0.5$
• $DT\ge (75+30)\times 1.5\approx 160\mathrm{ns}$ → 取整 DT = 200 ns ✓

注意 td 绝对值(UCC21750 90 ns、1ED3491 240 ns)完全没进这条式子——换用 td 大 2.6× 的 driver,只要 skew 仍是 30 ns,DT 预算不变。这是本页主题的数值证明,详见第 12 节 worked design。

主流车规单通道 SiC driver 的 td 绝对值分两档(fast 76–90 ns / enhanced-protection 236–265 ns),但 部件间 skew 一致收敛到 30 ns max(= ±15 ns)——选型看 skew + 保护功能 + 供货,不看 td 绝对值:

EV 主驱 SiC:TI UCC21750-Q1 与 Infineon 1ED3491Mc12M 都是主流——两者 part-to-part skew 同为 30 ns max(UCC21750 tsk-pp / 1ED3491 tPDD,均 datasheet 已核),尽管 1ED3491 的绝对 td(~240 ns)是 UCC21750(90 ns)的 2.6 倍。从 dead-time 角度两者等价;按通道内 skew + 保护功能(DESAT / soft-off)+ 供货定 SKU,不是谁 td 绝对最小。

ASIL D td 验证清单——datasheet 的 tsk-pp 只是上限保证,量产要自己批测坐实:

driver IC 的 td 由内部 3 段串起来,也解释了为什么绝对 td 分两档:

• 输入 receiver(10–30 ns)— 阈值比较 + 防抖
• 隔离器(30–100 ns)— Cap iso / Magnetic iso / Optical 延迟
• 输出 driver(10–30 ns)— gate driver stage

为什么 1ED3491 / BM6101 的 td 到 240–265 ns 而 UCC21750 只有 90 ns:enhanced-protection 家族在隔离通道后还串了 DESAT / soft-off 的信号调理与逻辑处理,额外 ~150 ns 内部处理时间。Optical driver(HCPL-316J)延迟最大(LED 启动 + photo detector slow,tpd max 500 ns),已退场。关键:这些内部延迟都是 common-mode——绝对 td 变长不直接恶化 dead-time,只要 part-to-part 一致性(tsk-pp)守住。

MCU PWM 生成器也贡献 skew,叠加在 driver skew 之上:

• Aurix GTM PWM:td_internal ≈ 5–10 ns
• S32K3 eMIOS:td_internal ≈ 10–20 ns
• 加上 driver td → 总 PWM → Vge 延迟 ~100–300 ns(取决于 driver 家族)
• 关键路径需 SafeState 算 FTTI 时计入;3 相定时器通道之间的输出偏差要一并纳入 skew 预算

PCB 走线也引入 ns 级 skew,叠在 driver + PWM skew 之上:

• PWM 走线长度差异引入 ns 级 skew
• FR4 中信号 ~6.7 ns/m → 100mm 长度差 ≈ 0.6 ns skew
• 3 相 PWM 走线必匹配长度(±20mm → ≈ 0.13 ns),相对 driver 的 30 ns 虽小,但严苛设计里要一起算进总 skew 预算

新平台上料后的标准动作:同 lot 抽 6 颗(3 相 6 管各一)实测 td,核批内极差。下表是 800V/22kW 级 SiC 主驱的典型量级(合成示例,非某一块板逐点实测)——形状规律比逐点数值更重要:合格批的极差应远小于 30 ns 的 tsk-pp 上限。练手平台可用 Wolfspeed CRD-22DD12N(22kW 双向 CLLC DC/DC 参考设计,1200V C3M 器件,用户指南 PRD-01218)这类自带完整驱动/保护链的板子安全做此类测量;注意它是 DC/DC 而非 6 管 3 相逆变桥,通道数与拓扑对不上,只借它的驱动链练手:

最大极差 = 10 ns,远在 30 ns 的 tsk-pp spec 内,DT 设计 200 ns(第 4 节)对 skew 一项留了 30 ns × 1.5 = 45 ns 预算,完全够。若某颗 > +30 ns(如 Ch E 跳到 +35),即判该 lot 异常、退回筛选。

国产单通道隔离 driver 在 td/skew 这个参数点上已无代差,真正的差距在功能安全交付物:

• 纳芯微 NSI6801 — 单通道隔离,td 75 ns typ、pulse-width distortion 30 ns max、CMTI ±150 kV/μs,pin-to-pin 兼容 HCPL 光耦封装,是 HCPL-316J 的直接 opto-drop-in 替代(datasheet 已核)
• 川土微、荣湃等其余国产隔离 driver 厂商亦在跟进,但单通道带 DESAT/soft-off 且给全 tsk-pp spec 的车规料仍少——选型须逐款核 datasheet 的 tsk-pp,别按国际大厂料号"对标"想当然套一个 skew 数

国产 driver 的 td 绝对值 / skew 已接近 Tier 1,主驱可用,HCPL-316J 的国产 opto-drop-in 替代(NSI6801 级)基本完成。真正的硬门槛是 ISO 26262 支持包(FMEDA、safety manual、ASIL-ready 认证),对标 TI/Infineon 仍普遍缺失——ASIL D 主驱选型时这比 td/skew 数字更硬。

前面几节把"进 dead-time 的是 skew 不是 td"讲成了原理,这一节用真 datasheet 数把它端到端算穿,并量化"换 driver 家族 DT 预算为何不变"。器件:TI UCC21750-Q1(单通道 10A 隔离 SiC/IGBT 驱动,datasheet SLUSDH9D),对照 Infineon 1ED3491Mc12M(同类 enhanced-protection)。工况:800V SiC 3 相逆变,6 颗独立 driver(每管一颗)。

上面把 skew → DT 算穿了,落地时以下几处会把账推翻,按踩坑频度排列:

• 把 td 绝对值算进 DT(最常见):td 是 common-mode,只有 skew $\Delta tpd$ 进 DT 预算;用 max(td) 当 DT 项会过设计——白留几百 ns 死区 → 体二极管续流损耗暴涨(SiC $VSD$ 3–4V,见 Dead-time tuning)。
• datasheet 不列 tsk-pp:不少料(如 BM6101)只给 td typ、不给 part-to-part skew → 不能假设为 0,必须自己批测;有 spec 的料收敛在 30 ns,没 spec 的按 30 ns 起保守估。
• 混 lot / 混 date-code 上料:30 ns 的 tsk-pp 假设同工艺;跨 lot 混用实测 skew 可超 spec → 3 相 6 颗必须同 lot、同 date-code 上料并批测。
• 只测常温 skew:skew 随温度漂移(不同 die 温度系数不同),必须 -40/25/125℃ 全温区测,冷台架 skew 合格不代表热机合格(呼应 Dead-time tuning 的温度 gotcha)。
• 留了 skew 却忘了器件关断:反向错误——DT = 器件关断($tdoff+tf$) + skew($\Delta tpd$),只留 skew 不留 $tdoff+tf$ 一样直通。两项都要。
• 光耦 driver 的 skew 会老化恶化:HCPL-316J 的 LED 老化使 td 漂移、part-to-part 分散大(~±50 ns)且随寿命恶化 → 老平台 shoot-through 隐患,这是退场主因,不只是"慢"。
• PWM/PCB 侧 skew 被忽略:MCU 定时器输出偏差(5–20 ns)+ PCB 走线长度差叠加在 driver skew 上;3 相 PWM 走线必等长(±20mm),否则总 skew 超出 driver 的 30 ns 预算。

Propagation Delay Matching 是 3 相同步的物理约束,但约束量是 skew 不是 td 绝对值 — td 绝对值 76–265 ns 是 common-mode、等量平移抵消;决定 dead-time 的是部件间 skew(tsk-pp),车规收敛到 30 ns(±15 ns)。EV 主驱 SiC:TI UCC21750-Q1(td 90ns / tsk-pp 30ns)与 Infineon 1ED3491Mc12M(td ~240ns / tPDD 30ns)从 dead-time 角度等价,按保护功能 + 供货选 SKU。dead-time 预算用 $DT\ge (tdoff+tf+\Delta tpd)(1+km)$,只把 skew 代进去。ASIL D 验证:同 lot 10 颗批测极差 ≤ 30ns + 温度全扫 + 老化 1000hr 必跑。新项目 dead-time 留 50% margin(km=0.5)处理 skew + 老化 + 温度,留不够 = 量产 shoot-through 烧管。