Dead-time Tuning 深度 — 桥臂 DT 选取 + SiC vs IGBT 取值
本质与导读
本质 dead-time 是桥臂上下管之间的强制隔离时间,本质是一个双向受限的窗口:太短则 turn-off tail 与 turn-on overshoot 重叠 → 直通短路烧管,太长则 body diode 导通 → 输出失真。取值随器件 turn-off 速度走,SiC 200-500ns、IGBT 2-5μs,ASIL D 主驱还须按电流方向做 DT compensation。
1. Dead-time 的物理意义
桥臂工作时序 + DT 在中间的位置:
DT 的根源:switching 不是瞬时的。上管从"驱动发出关断命令"到"沟道真正停止导通"要走完关断延迟 + 下降时间 (SiC 合计几十~一二百 ns,IGBT 含 tail 0.5-3μs),上下管两条驱动路径还有传播延迟失配 。若 PWM 不插入 DT,上管未关死、下管已开通 → 桥臂瞬时短路。
DT 必须满足:
为裕量系数(0.5-1),覆盖温度漂移 + 老化 + Vbus 变化引起的关断时间差异; 是两路驱动的 propagation delay 失配——对快开关的分立 SiC,它常常比 本身还大(第 11 节代入真器件算穿)。
2. DT 太短 — 直通短路 (Shoot-through)
DT 太短最致命:
- 上管 tail current + 下管 turn-on 重叠
- 桥臂瞬时短路 → 电流由器件饱和电流 (高 Vds 下 transconductance 限流,非 ohmic)限定,本 die 量级 ≈ 1-2 kA(注:ohmic 上界 = Vbus 除以两管串联导通电阻,800V/42mΩ(两颗 21mΩ die,如 Wolfspeed C3M0021120K)≈ 19 kA 不真实,实际被沟道饱和钳住)
- 短路耐受窗:SiC datasheet 普遍不给 SCWT 规格,学术实测 1200V SiC(C3M 级)在 600-800V 母线下 SCWT 仅约 2μs(IGBT ~10μs)→ 直通一旦发生,检测 + 关断全链必须挤进 ~1.5μs(见 DESAT 保护)
典型 root cause:
- DT 配置错(MCU PWM 初始化 bug)
- 温度漂移 增大,DT 不变 → 不够
- driver IC 内部 propagation delay 误估
- PCB Vgs Lparas 引起 turn-off ring
3. DT 太长 — 输出失真 + 损耗
DT 太长 5 个性能问题:
- 输出 THD ↑ — DT 期间 Vout 由电感电流方向(符号,非斜率)决定:电流为正(流出桥臂)→ 下管 body diode 续流,Vout 被钳到 -Vd;电流为负 → 上管 body diode 续流,Vout 被钳到 Vbus+Vd
- 力矩波动 + 噪声 — Vout 阶跃 → 电流谐波 → 力矩 ripple → NVH 问题
- 效率 ↓ — DT 期间 body diode 导通, 损耗;SiC body diode ~3V,损耗显著
- 电压增益 ↓ — DT 占 PWM 周期比例越大,有效 duty cycle 越小
- EMI 增加 — body diode reverse recovery 引入额外 di/dt
4. SiC / IGBT / GaN 典型 DT 取值
不同器件 DT 范围差 1-2 个数量级:
| 器件 | tf | 典型 DT | DT 占 1kHz 周期 | DT 占 20kHz 周期 |
|---|---|---|---|---|
| SiC MOSFET | 50-200 ns | 200-500 ns | 0.05% | 1% |
| IGBT (1200V) | 500-1500 ns | 2-5 μs | 0.5% | 10% |
| GaN HEMT | 10-50 ns | 50-100 ns | 0.01% | 0.2% |
| Si MOSFET (LV) | 20-100 ns | 100-300 ns | 0.03% | 0.6% |
结论:
- SiC vs IGBT 关键差异 — SiC 短 DT 让 PWM 高频化 (20kHz+) 可行,损耗低
- GaN OBC — 极短 DT 利于高频化 (500kHz LLC)
- Si MOSFET LV — 中等 DT,辅助电源 / DC-DC 用
5. DT compensation — 基于电流方向
DT compensation 是 EV 主驱必备算法,3 步走:
5.1 检测电流方向
检测电流方向的工程特点 + 应用场景:
- phase current sensor (CT / shunt) 提供 ia / ib / ic
- 根据符号判断 + / - 方向
- 用 hysteresis 避免零点抖动
5.2 判定失真方向
失真的符号只由电流方向决定,这一步把它定下来:
- 电流为正(流出桥臂):DT 期间输出被钳低 → 有效伏秒少了约 的比例
- 电流为负:输出被钳高 → 有效伏秒多了同样量级
- 失真量与 DT 成正比、与 PWM 周期成反比 → fsw 越高补偿越重要(同一 DT 在 20kHz 吃掉的 duty 是 10kHz 的 2 倍)
5.3 加 PWM 修正
按符号把失真的伏秒补回去:
- 根据电流方向 + DT 值算 Vout 失真量()
- 在 PWM duty cycle 上加 / 减相应修正
- 实测可消除 90%+ DT 失真;残余集中在电流过零区(符号判定不可靠的区间)
6. ASIL D 主驱 DT 设计 5 个约束
ASIL D 主驱 DT 必满足:
6.1 DT margin ≥ 2× 最坏关断时间
DT margin 的工程特点 + 应用场景:
- 最坏关断时间 = max(),取 125℃ + 老化 + 高 Vbus 的组合
- 粗规则 DT ≥ 2× 最坏关断时间(相当于第 1 节公式取 );精算按第 11 节合成式,把 显式算进去
6.2 DT compensation 必启
DT compensation 必启的工程特点 + 应用场景:
- 失真直接影响 torque 控制 → SG 风险
- ASIL D 必须算法补偿
6.3 DT sweep 验证
DT sweep 验证的工程特点 + 应用场景:
- 测试在 DT = 100ns~5μs 全范围扫
- 验证 shoot-through 边界 + 失真曲线
- 工厂端必跑
6.4 DT 寄存器 SRAM ECC 保护
DT 寄存器 SRAM ECC 保护的工程特点 + 应用场景:
- DT 寄存器 SEU 翻位会触发 shoot-through
- 必须 ECC + 周期校验
- safe-state 检测异常后切 ASC
6.5 PWM 平台必锁 DT 最小值
PWM 平台必锁 DT 最小值的工程特点 + 应用场景:
- AURIX GTM 的死区由 TOM/ATOM 通道配 DTM (Dead Time Module) 硬件插入,关键寄存器受 SENDINIT (Safety ENDINIT) 写保护
- NXP S32K3 的死区经 eMIOS + LCU 组合插入,配置寄存器可用 REG_PROT 模块上锁
- init 阶段锁死后,运行期的 SW bug / 野指针改不动 DT——防的是"配置类直通"这条 root cause
7. DT sweep — 22kW 级 SiC 桥臂的典型曲线(量级示意)
新平台 commissioning 的标准动作是 DT sweep:从短到长扫 DT,同时盯直通迹象(母线电流尖峰 / Vgs 波形)与输出品质。下表是 800V/22kW 级 SiC 逆变桥臂的典型量级(合成示例,非某一块板的逐点实测)——形状规律比逐点数值更重要:shoot-through 边界总是热态先出现,THD 与损耗随 DT 单调上涨:
| DT | shoot-through? | 输出 THD | 效率 |
|---|---|---|---|
| 100 ns | 是 (60℃+) | — | — |
| 200 ns | 临界 | 1.2% | 98.5% |
| 300 ns | 否 | 1.5% | 98.4% |
| 500 ns | 否 | 2.8% | 98.0% |
| 1 μs | 否 | 6.5% | 97.2% |
| 2 μs | 否 | 12% | 95.5% |
读法:该示例平台选 DT = 300 ns——离直通边界留 ~50% margin,THD 与效率都还没开始明显掉。练手平台可用 Wolfspeed CRD-22DD12N(22kW 双向 CLLC DC/DC 参考设计,1200V C3M 器件,用户指南 PRD-01218)这类自带完整驱动/保护链的板子安全做 sweep;注意它是 DC/DC,表中 "THD" 一列对应的是电机驱动逆变桥臂的场景。
8. driver IC 内置 DT 功能
先分清两类,选型时别找错对象:单通道车规隔离驱动(UCC21750-Q1、1ED3491 系这类每管一颗、带 DESAT 的驱动)没有 DT 功能——上下管各自独立,死区只能由 MCU/PWM 定时器生成;带 DT pin 的是双通道 / 半桥驱动,其 DT 实为"两路输出间强制的最小死区 + 互锁(两输入同时有效时双输出锁低)":
| Driver IC | 厂商 | DT 机制(datasheet 已核) | 定位 |
|---|---|---|---|
| UCC21530(-Q1) | TI | DT pin + RDT 对地,约 10 ns/kΩ(10 kΩ → 100 ns) | 双通道隔离 5.7kVrms,SiC/IGBT |
| IR21844 | Infineon | DT pin 电阻编程,0.4 - 5 μs | 600V HVIC 半桥,IGBT 级 |
| Si8233/4 | Skyworks | DT pin + RDT 对地;接 VDDI / 悬空默认 400 ps | 双通道隔离 ISOdriver |
| NSI6602(-Q1) | 纳芯微 | DT pin 三态:拉 VDDI / 悬空 / RDT 编程,用法同 UCC2152x | 国产双通道隔离,AEC-Q100 |
实战:主 DT 由 MCU PWM(含 compensation)生成;双通道驱动的 DT pin 设为略小于主 DT 的强制下限,任何 SW bug / SEU 造成的脉冲重叠都会被互锁截住——它是最后一道保险,不是主 DT 来源。
9. 国产替代
DT 这个功能点上国产双通道隔离驱动已无代差:
- 纳芯微 NSI6602 / NSI6602-Q1 — 4A/6A 双通道隔离(SOW16 封装 5.7kVrms),propagation delay 25 ns、双通道失配 ≤ 5 ns,DT pin 三态用法与 UCC2152x 同款,-Q1 过 AEC-Q100(datasheet 已核)
- 其余国产隔离驱动厂商(川土微、荣湃等)亦在跟进,但双通道半桥带 DT 的料号少,选型时须逐款核 datasheet 的 DT 机制,别按国际大厂料号"对标"想当然
真正的差距在功能安全交付物:AEC-Q100 已普遍过,但对标 TI/Infineon 的 ISO 26262 支持包(FMEDA、safety manual、ASIL-ready 认证)仍普遍缺失——ASIL D 主驱选型时这比 DT 参数本身更硬。
10. 一句话总结
Dead-time 是桥臂安全的最后一道防线 — SiC 200-500ns,IGBT 2-5μs。DT 太短 → 桥臂短路烧管,DT 太长 → 失真 + 力矩波动。EV 主驱 ASIL D 必带 DT compensation + DT margin ≥ 2× 最坏关断时间 + DT sweep 验证;双通道 driver 的 DT pin 是最后保险。新项目 commission 必跑 DT sweep,从 100ns 扫到 2-5μs(按器件),找 shoot-through 边界 + 失真曲线最优点。
11. Worked design — ROHM SCT3080AL 400V/20A/100kHz 死区下限 + 体二极管损耗
前面几节给了 DT 的物理与取值范围,这一节用一颗真器件把"最优 DT = 最坏 turn-off 延迟 + margin"这条主线端到端算穿,并量化 SiC 体二极管的每 100 ns 过量 DT 损耗代价。器件:ROHM SCT3080AL(TO-247N,650V SiC MOSFET, typ,datasheet TSQ50211 Rev.006),工况 、、,驱动 、 外接。与 SiC 栅回路参数 worked design 同一颗器件,便于交叉核。
DT 下限推导 — 从 datasheet 开关时间到设计 DT
DT 下限由"上管完全停止导通"这一时刻锚定,而 datasheet 给的是它的起点数据。SCT3080AL Rev.006 开关特性(typ,、、、、):turn-off delay 、fall time 。这是 25℃、外栅阻为零(即 )下的值,必须往真实工况三步外推:
- 外栅阻修正:设计取 ,;turn-off delay/fall 近似正比于 ,缩放系数 → 、。这里 13Ω 内部栅阻是硬地板,减不掉。
- 温度修正:SiC turn-off delay 随 上升,150℃ 较 25℃ 约 +40% → ;取器件关断全程 (fall 保守用暖值)。
- 驱动通道偏差:两路隔离栅驱的 propagation delay 失配 (上下管各一路;锚点:UCC21750-Q1 part-to-part skew 30 ns,datasheet SLUSDH9D,再留 MCU 输出与走线偏差)。对分立 SiC,这一项常常盖过 16 ns 的 fall time,是真正的 DT 地板设定者。
合成下限(裕量系数 ,即 50% margin,覆盖老化 + Vbus 变化 + 分散 2.7–5.6V):
取整 DT = 200 ns,与第 4 节 SiC 200–500ns 区间自洽,也与第 7 节合成 sweep 示例的 300ns 最优点同量级(该表是合成示例、非实测;CRD-22DD12N 只是练手平台,且为 22kW CLLC DC/DC 参考设计);而下面的体二极管账会把最优点进一步压向区间下端。
体二极管损耗 vs DT — 每 100 ns 过量 DT 的代价
DT 期间电感电流走上/下管体二极管续流,SiC 体二极管 typ(datasheet,、25℃;20A 实际更高,约 4V,故下算是下界)。每个开关周期有两段 DT,损耗:
代入 、、、: 每器件。每多 100 ns DT 的边际代价 (4V 下约 1.6W):
| DT | (VSD=3.2V, 20A, 100kHz) | 相对 200ns 增量 |
|---|---|---|
| 100 ns | 1.28 W | −1.28 W |
| 200 ns | 2.56 W | 基准 |
| 300 ns | 3.84 W | +1.28 W |
| 500 ns | 6.40 W | +3.84 W |
| 1 μs | 12.8 W | +10.2 W |
作对比:该器件 (300V/10A),外推 400V/20A 约 150 μJ → 开关损耗 。DT=200ns 的体二极管损耗已是开关损耗的 ~17%,DT 从 200 加到 500ns 再多吃 3.84W(≈ 再 +25% 于 )。这就是 SiC 与 Si 的分水岭:Si 体二极管 –,同样每 100ns 只 0.3–0.4W;SiC 的 3.2–4V 把 DT 损耗放大 3–4× → 逼你走 adaptive/short DT 或同步整流(incoming 管提前开,走 :20A × 115mΩ(150℃)= 2.3V < 3.2V,压低续流压降)。
Corner — reverse-recovery 出口损耗与三重敏感度
DT 不只在窗口内烧体二极管,出口瞬间还有反向恢复账。DT 退出、incoming 管开通时要抽走 outgoing 管体二极管存储的 (datasheet,、;20A 更高),折算 incoming 管 turn-on 附加能量 /次换流;每 PWM 周期只有一次硬换流(另一段死区结束时是同侧管在自家体二极管续流下开通,近零电压、无反向恢复), 2.1 W,并带来额外 尖峰(EMI)。注意 datasheet 注明 Eon 已含 diode reverse recovery,这 2.1W 已含在上面 里——单列仅为看清量级,别重复计账。关键性质:一旦体二极管被完全正偏导通,这笔 rr 账基本与 DT 长短无关 → 只要进了 diode 续流就跑不掉,这是"缩短 DT 到能上同步整流"的又一动因,详见 第三象限/续流期驱动时序。三重敏感度小结:① 电流 —— 正比 且 也随电流降(10A ≈3.2V vs 20A ≈4V),故轻载 ,降到约 40%(非刚好减半);② 温度 —— 热漂使 DT 下限升,而 随温微降,两者反向,DT 余量核必须取 150℃ 的 配 25℃ 的 最坏组合;③ 器件分散 —— 3.2V typ 无 max 规格,量产分散须留头。
12. Gotcha 链 — 死区调优 6 + 1 个坑
上面的 worked design 把最优点算到了 200ns,但落地时以下几处会把这条账推翻,按踩坑频度排列:
- 温度相关延迟: 25℃ → 150℃ 约 +40%,在冷台架上调好的 DT 到热机会 shoot-through。DT 余量核必须用 max- 的 ,不能用 datasheet 25℃ 值。
- SiC 高 :3.2–4V(Si 仅 0.7–1V),体二极管 DT 损耗主导,本例每 100ns 过量 ≈ 1.28W。别为"保险"盲目加大 DT —— 每 100ns 都是真金白银的热。
- 出口 reverse-recovery:体二极管一旦导通, 换流时被 incoming 管抽走,+21μJ/次开通损耗 + 尖峰;这笔账与 DT 长短无关,进了 diode 续流就跑不掉。
- 驱动通道 propagation-delay 失配盖过器件 :两路隔离栅驱可差 ±20–40ns,对分立 SiC 是这 、而非 16ns 的 fall time,设定了 DT 地板。用匹配/双通道驱动或实测两路延迟,别只看器件手册的 。
- 内部 13Ω 调不掉:turn-off 速度被 封顶,/ 压不到 限定值以下 → DT 地板是器件级硬约束,不是外栅阻能优化掉的。
- 绝对最大限制负压提速:不能用 −5V 拉负压去缩 (超栅氧极限、加速退化),提速手段受限 → DT 地板与允许的驱动摆幅绑定。
- (+1)adaptive DT / 同步整流反噬:incoming 管提前开通走 可把续流压降从 3.2V 压到 2.3V,削掉大部分 DT 损耗,但重新引入 shoot-through 风险 —— adaptive 控制器必须先测准电流方向符号(接第 5 节 DT compensation),时序算错就是直通。
核心要点
- DT 下限 = (tdoff + tf + Δtpd) × (1 + km),km 取 0.5-1;SiC ~200-500ns,IGBT ~2-5μs
- DT 太短 → shoot-through (kA 短路,SiC SCWT 仅 ~2μs),DT 太长 → THD + 损耗
- DT compensation 基于电流方向,补偿 90%+ 失真
- ASIL D 必带 DT margin 2× + ECC 保护 DT 寄存器
- driver IC DT pin 是 MCU PWM 之外最后保险
缩写表
只列本页用到的工业标准缩写;通用英语…
只列本页用到的工业标准缩写;通用英语 / 单位 / 月份 / 我们的
层/Lxtag 不列。覆盖不到的术语见正文 inline 注释。
| 缩写 | 全称 | 中文 / 备注 |
|---|---|---|
| PWM | Pulse Width Modulation | 脉冲宽度调制 |
| TI | Texas Instruments | 德州仪器 |
| IGBT | Insulated-Gate Bipolar Transistor | 绝缘栅双极晶体管 |
| ASIL | Automotive Safety Integrity Level | ISO 26262 安全完整性等级 QM→A→B→C→D |
| MCU | Microcontroller Unit | 微控制器(本页多指车规多核 MCU) |
| PCB | Printed Circuit Board | 印刷电路板 |
| EMI | Electromagnetic Interference | 电磁干扰 |
| MOSFET | Metal-Oxide-Semiconductor Field-Effect Transistor | 金属氧化物场效应晶体管 |
| LV | Low Voltage | 低压(车规通常 12 V/24 V/48 V) |
| OBC | On-Board Charger | 车载充电机 |
| LLC | LLC Resonant Converter | LLC 谐振变换器 |
| DC-DC | DC-to-DC Converter | 直流-直流变换器 |
| EV | Electric Vehicle | 电动车 |
| SG | Safety Goal | 安全目标(ISO 26262-3) |
| ROHM | Rohm Semiconductor | 罗姆 |
| ISO | International Organization for Standardization | 国际标准化组织 |
| SiC | Silicon Carbide | 碳化硅 |
| GaN | Gallium Nitride | 氮化镓 |
| HEMT | High Electron Mobility Transistor | 高电子迁移率晶体管 |
| THD | Total Harmonic Distortion | 总谐波失真 |
| NVH | Noise, Vibration, Harshness | 噪声-振动-声振粗糙度 |
| SCWT | Short-Circuit Withstand Time | 短路耐受时间(≈ SCSOA 时间维度) |
| DESAT | Desaturation (detection) | 退饱和短路检测 |
| ECC | Error-Correcting Code | 纠错码 |
| SEU | Single Event Upset | 单粒子翻转 |
| SRAM | Static Random-Access Memory | 静态随机存储器 |
| ASC | Active Short Circuit | 主动短路(三相短接 safe state) |
| CT | Current Transformer | 电流互感器 |
| HVIC | High-Voltage Integrated Circuit | 高压集成驱动(自举半桥类) |
| AEC | Automotive Electronics Council | 车规认证组织(AEC-Q100 = IC) |
| FMEDA | Failure Modes, Effects and Diagnostics Analysis | 失效模式影响与诊断分析 |
| GTM | Generic Timer Module | AURIX 通用定时器模块 |
| LCU | Logic Control Unit | NXP S32K3 逻辑控制单元 |
Cross-references
- ← 索引
- Driver Protection 全栈 hub — 8 大主题 + 设计链路
- 第三象限/续流期驱动时序深度 — 死区两端体二极管 vs 沟道续流 + active freewheeling 时序
- Miller Clamp 深度 — DT 期间假触发防护
- Driver UVLO 深度 — driver 异常时 DT 失效场景
- Gate Driver 保护链 — DT 在 7 层保护中的位置
- Driver Soft Turn-Off — 短路时软关断
- DESAT 保护 — DT 与 DESAT blanking 关系