变换器级损耗预算与效率 — 等效电路法 + 端到端损耗核算

开关电源L2别名损耗预算 · 变换器损耗预算 · 效率曲线 · loss budget · efficiency curve · 等效电路法 · efficiency vs load · 开关损耗计算 · 交叠损耗 · Miller 平台 · 损耗预算表 · equivalent circuit method · 更新 2026-07-08

本质与导读

本质单看器件损耗五分量只知道"某个开关管损多少瓦",拼不出整机效率随负载怎么变、结温撞不撞上限。要拼出整机视角靠三条推导链:① Erickson 的等效电路法把每一项损耗折进 DC transformer 模型——电感铜阻 RL 是串联电阻,MOSFET 导通阻在模型里变成占空比加权有效电阻 $D \cdot R o n$ ,二极管变成 $D^{'} \cdot V D$ 源加 $D^{'} \cdot R D$ (器件只在它导通那段时间才在电路里),一步解出效率式;② Maniktala 的开关损耗核心数学——"A 的平均乘 B 的平均 $\neq =$ 乘积的平均",阻性交叠给系数 $\frac{1}{6}$ 、感性(Buck 硬开关)给 $\frac{1}{2}$ 、感性恰是阻性的 3 倍,再落到 Miller 平台与栅荷决定的开关时间;③ 把所有损耗按负载依赖分成 $P co n s t + k 1 I o + k 2 I o^{2}$ 三组,解析出效率-负载曲线为什么中间高、两头低、峰值恰在载荷无关损耗等于 $I^{2} R$ 损耗处。本页把三链讲透,再用两颗真器件(Vishay Si4442DY 开关损耗、TI LM5145 同步 Buck 整机预算)走一遍端到端,并核结温、列器件应力、收实战陷阱。

主线坐标:开关电源主线 · 站⑧ 损耗·热·效率预算 · ↑ 全景主线

1. 两个抽象层:器件损耗 vs 整机效率曲线

器件级损耗页解决"一个开关管/二极管在某工作点损多少瓦";工程上真正要回答的是"这台变换器在 10%、50%、100% 负载下效率各是多少,满载环温 85 度时结温会不会超 150 度"。后者需要把所有损耗项放进同一框架里,让它们各自随负载与占空比变化,再求和。效率的定义永远是这一条:

η = \frac{P o u t}{P in} = \frac{P o u t}{P o u t + \sum P l oss}

难点全在 $\sum P l oss$ 里——每一项对负载、占空比、频率、电压的依赖各不相同:导通损耗 $\propto I o^{2}$ 且被占空比加权,开关损耗 $\propto V in \cdot I o \cdot f s w$ ,栅驱与静态损耗几乎与负载无关。把它们理清、装进一个能解的模型,就是本页三条推导链要系统化做的事;做完自然得出效率曲线与热预算。

2. 等效电路法:把损耗折进 DC transformer(Boost 全推导)

Erickson 的关键手法不是逐项手算再相加,而是把每个损耗元件画进 DC transformer 模型,让模型的解自动给出真实的 $V$ 、 $I$ 、 $η$ ——这样可以用电路直觉(戴维南等效、变压器折算)取代冗长联立,少犯代数错误。下面以含损耗 Boost 为原型逐步推导,结论对所有拓扑通用。

等效电路法把损耗折进 DC transformer 并预测效率曲线(含损耗 Boost 例)。左半为损耗折进链:理想 D':1 直流变压器,前串电感铜阻 RL 与占空比加权有效电阻 D·Ron(MOSFET 只在导通期在电路里),输出侧二极管建模为 D'·VD 压降源加 D'·RD 微分电阻(只在关断期在电路里);核心洞见是器件只在其导通那段周期耗散,故用 D·Ron / D'·RD 精确捕捉平均导通损耗 I²·D·Ron,解出效率 η=(1−D'·VD/Vg)/(1+(RL+D·Ron+D'·RD)/(D'²R))。右半为效率-负载曲线中间高两头低:轻载被固定损耗(开关/铁损/Iq)拖低、重载被正比 I² 的损耗(导通/铜损)拖低、峰值在中等负载;优化分区为轻载砍静态/开关损耗(PFM/burst)、重载降 Ron/铜阻

第 1 步:把铜阻折进平衡律。 电感铜损建模为与理想电感串联的电阻 $R L$ (假设:小纹波近似,电感电流 $i \approx I$ 、电容电压 $v \approx V$ )。Boost 两子区间的电感电压:开关导通期 $v L = V g - I R L$ ,二极管导通期 $v L = V g - I R L - V$ 。伏秒平衡 $⟨ v L ⟩ = 0$ :

D (V g - I R L) + D^{'} (V g - I R L - V) = 0 ⟹ V g - I R L - D^{'} V = 0

电容支路的电荷平衡 $⟨ i C ⟩ = 0$ (导通期 $i C = - V / R$ ,关断期 $i C = I - V / R$ ):

D (- \frac{V}{R}) + D^{'} (I - \frac{V}{R}) = 0 ⟹ D^{'} I - \frac{V}{R} = 0

第 2 步:两式解出变比与效率。 两方程两未知量( $V$ 、 $I$ ),消去 $I$ :

\frac{V}{V g} = \frac{1}{D ^{'}} \cdot \frac{1}{1 + \frac{R L}{D ^{'2} R}}, I = \frac{V g}{D ^{'2} R + R L}

第一因子 $1/ D^{'}$ 是理想升压比,第二因子是损耗退化。输入功率 $P in = V g I$ ,输出经二次侧电流 $D^{'} I$ 送出 $P o u t = V \cdot D^{'} I$ ,故 $η = (V / V g) \cdot D^{'}$ ,代入得纯铜损效率:

η = \frac{1}{1 + \frac{R L}{D ^{'2} R}}

失效边界(专家必记): 高效率要求 $R L ≪ D^{'2} R$ 。当 $D \to 1$ 即 $D^{'} \to 0$ ,分母 $R L / D^{'2} R$ 发散, $V / V g \to 0$ (不是理想的 $1/ D^{'} \to \infty$ )、 $η \to 0$ ——物理上此时开关几乎不把电感接到输出,电感电流失控冲到 $V g / R L$ 、在铜阻上白耗 $V g^{2} / R L$ 却送不出功率。这正是 Boost/Buck-Boost 高占空比效率崩塌的根因;而 Buck 的 $η \approx 1/ (1 + R L / R)$ 几乎与 $D$ 无关,无此崩塌——见 Boost 与 Buck 的对照。

第 3 步:等效电路重构。 上面两条平衡律各自就是一条电路方程: $V g - I R L - D^{'} V = 0$ 是电流 $I$ 的回路(电源 $V g$ + 电阻 $R L$ + 受控压源 $D^{'} V$ ), $D^{'} I - V / R = 0$ 是电容节点(受控流源 $D^{'} I$ 并联 $R$ )。这两个系数同为 $D^{'}$ 的受控源,合起来正是一个理想 $D^{'} : 1$ 直流变压器。把 $V g$ 、 $R L$ 折算到二次侧( $\div D^{'}$ 、 $\div D^{'2}$ )后按分压器一眼读出解——与联立代数结果完全一致。这套"建模型而非硬算"的方法,是把器件损耗接到整机效率的桥。

3. 半导体导通损耗:占空比加权有效电阻 + 平均/RMS 边界

把 MOSFET 建模为导通电阻 $R o n$ 、二极管建模为压降源 $V D$ 串微分电阻 $R D$ ,重做 Boost 两子区间伏秒平衡,会得到一个关键结构——开关电阻是占空比加权的。这一步把"器件级 $R o n$ "翻译成了"整机效率里的等效阻"。

含半导体导通损耗的伏秒平衡展开为

V g - I R L - I D R o n - D^{'} V D - I D^{'} R D - D^{'} V = 0

$R o n$ 前带 $D$ 、 $R D$ 前带 $D^{'}$ ,因为 MOSFET 只在导通期( $D$ )、二极管只在关断期( $D^{'}$ )才在电路里耗散。配合电荷平衡 $D^{'} I = V / R$ 解出完整效率式:

η = \frac{1 - \frac{D ^{'} V D}{V g}}{1 + \frac{R L + D R o n + D ^{'} R D}{D ^{'2} R}}

分子是二极管压降的固定代价(与电流关系弱),分母是电阻性损耗相对负载的比。高效率的两个条件: $V g / D^{'} ≫ V D$ 且 $D^{'2} R ≫ R L + D R o n + D^{'} R D$ 。在同步 Buck 里,这个 $D$ / $D^{'}$ 加权直接落成真实的高低侧分工:高侧管导通损耗 $\propto D$ 、低侧同步管 $\propto (1 - D)$ ——第 10 节的 LM5145 三点损耗表就是它的实测化。

脉动输入端要额外补一个受控源。 Boost 的输入电流 $i g = i L$ 连续,电感回路已给出整个模型;但 Buck 的输入电流是脉动的(导通期为 $I L$ 、关断期为 0),必须额外对输入电流取平均 $I g = D \cdot I L$ ,这个受控流源就是 $1 : D$ 直流变压器的一次侧。凡输入脉动的拓扑(Buck、Buck-Boost、反激)建模时都得补这一步。

平均模型 vs RMS——适用边界。 有效电阻法预测的是平均导通损耗 $I^{2} D R o n$ ,而严格的导通损耗应是 $I r m s^{2} R$ 。两者仅在电感电流纹波小时几乎相等。Erickson 的 Table 3.1(Buck,MOSFET 导通损耗随纹波 $Δ i$ ):

纹波 $Δ i$	RMS 电流	$R o n$ 平均损耗(相对平均模型)
$Δ i = 0$	$I D$	$D I^{2} R o n$ (= 平均模型,精确)
$Δ i = 0.1 I$	$1.00167 I D$	$1.0033 D I^{2} R o n$ (偏 +0.33%)
$Δ i = I$	$1.155 I D$	$1.3333 D I^{2} R o n$ (偏 +33%)

工程含义:正常小纹波设计(纹波 10%–20%)下平均模型误差 <0.5%,足够;深纹波或逼近 DCM( $Δ i \approx I$ )时低估达 33%,须改用 $I r m s = I d c 1 + r^{2} /12$ ( $r = Δ i / I d c$ )算导通损耗。

4. 开关损耗的核心数学:交叠积分,阻性 1/6 vs 感性 1/2

导通损耗与频率无关、由占空比定;开关损耗 $\propto f s w$ ,来自开关切换瞬间电压与电流的交叠。Maniktala 指出这里有一个绝大多数教材算错的地方:"A 的平均乘 B 的平均 $\neq =$ 乘积的平均"( $\overline{A} \cdot \overline{B} \neq = \overline{A \cdot B}$ ),用三角形面积 $\frac{1}{4} V in I d ma x t cr oss$ 或"平均值相乘" $(V in \cdot I d ma x) /4$ 都是错的,必须对瞬时功率积分。

开关交叠损耗的核心数学 A 的平均乘 B 的平均不等于乘积的平均:上排阻性负载——开关期间漏源电压与漏极电流同时线性变化,交叠功率对时间积分给出单次能量六分之一 Vin 乘 Idmax 乘 tcross,双边开通加关断合成开关功率三分之一 Vin 乘 Idmax 乘 tcross 乘 fsw;下排感性负载即 Buck 硬开关——续流二极管钳位使电压与电流轮流单独变化(开通时开关电压先钳在 Vin 待电流全部转移完、关断时电压先升到 Vin 才换流),交叠面积最大,单次能量二分之一 Vin 乘 Idmax 乘 tcross,开关功率 Vin 乘 Idmax 乘 tcross 乘 fsw,恰为阻性的三倍

阻性负载(理想 MOSFET, $I d = g V g s$ , $V d = V in - I d R$ ):栅压斜坡时电压与电流同时变化,单次交叠能量 $\int_{0}^{t cr oss} V d I d d t = \frac{1}{6} V in I d ma x t cr oss$ 。开通 + 关断两次(等 $t cr oss$ )合成:

P s w_{res} = \frac{1}{3} V in I d ma x t cr oss f s w

感性负载(带续流,即 Buck 硬开关):交叠期间电压与电流轮流单独变化——电流变时电压被钳住、电压变时电流被钳住,故交叠能量按两段各半:

E = [\frac{V in}{2} I d ma x \frac{t cr oss}{2}] + [V in \frac{I d ma x}{2} \frac{t cr oss}{2}] = \frac{1}{2} V in I d ma x t cr oss ⟹ P s w_{ind} = V in I d ma x t cr oss f s w

感性开关损耗恰是阻性的 3 倍(同样 $V$ 、 $I$ 、 $t$ )——这是硬开关的主导情形。物理成因(Buck):开通时续流二极管必须继续载流(把开关节点钳在约 0),直到开关取走全部电感电流,故开关电压在电流转移完成前一直停在 $V in$ → 交叠最大;关断时开关节点电压必须先升到 $V in$ 正偏二极管、电流才能换流,故电压先于电流完成 → 交叠又最大。注意感性负载的 $I d ma x$ 不由任何电阻决定,就是开关那一瞬的电感电流(由拓扑/负载给定)。

5. MOSFET 开关瞬态与 Miller 平台:栅荷决定开关时间

上一节把 $t cr oss$ 当已知;它其实由栅极驱动回路与器件电容决定。把 MOSFET 简化为三个寄生电容 $C g d$ 、 $C g s$ 、 $C d s$ ,把内部栅阻 + 外部栅阻 + 驱动器上/下管电阻并成一个 $R d r i v e$ ,漏极引线电感并成 $L l k$ 。核心时间常数 $T g = R d r i v e C g$ , $C g = C g s + C g d$ 。datasheet 电容按下式映射:

C g d = C r ss, C g s = C i ss - C r ss, C d s = C oss - C r ss

开通四子区间( $V g s$ 从 0 升): $t 1$ 达阈值 $V t$ , $t 1 = - T g ln (1 - V t / V d r i v e)$ ; $t 2$ 电流上升到 $I o$ , $t 2 = - T g ln (1 - I o / (g V F))$ ( $V F = V d r i v e - V t$ ); $t 3$ 电压下降即 Miller 平台—— $V g s$ 被钳在 $V t + I o / g$ 、 $C g s$ 电流为零、全部栅流灌进 $C g d$ :

t 3 = \frac{V in R d r i v e C g d}{V d r i v e - ( V t + I o / g )}

$t 4$ 完成增强到 $0.9 V d r i v e$ , $t 4 = 2.303 T g - (t 1 + t 2)$ 。交叠损耗只发生在 $t 2 + t 3$ ,即 $t cr oss (on) = t 2 + t 3$ ;而栅驱功率在 $t 1 + t 2 + t 3 + t 4$ 全程消耗。

关断四子区间为镜像,但驱动器下拉管的饱和压降 $V s a t$ (典型 0.2 V)在下降沿不可忽略: $T 1$ 退出过驱到 $V t + I o / g$ ;电压上升(Miller)段 $T 2 = \frac{V in C g d R d r i v e}{V t + I o / g - V s a t}$ ;电流下降段 $T 3 = T g ln \frac{I o / g + V t - V s a t}{V t - V s a t}$ ; $t cr oss (off) = T 2 + T 3$ 。栅荷侧: $Q g s = C i ss (V t + I o / g)$ 、 $Q g d = C g d V in$ (Miller 电荷,漏压从 $V in$ 摆到 0)、 $Q g = C i ss (0.9 V d r i v e) + Q g d$ 。

两个专家陷阱:① 决定开关时间与损耗的是 $Q g d$ (即 $C r ss$ 、 $C g d$ ),不是总 $Q g$ ——Miller 平台期全部栅流走 $C g d$ ;选管只看低 $Q g$ 而忽略高 $Q g d$ 会更差(见第 12 节敏感性数据)。② 器件电容强烈依赖电压,datasheet 单点值(高 $V d s$ 处读)会低估有效值(切换中 $V d s$ 掉向 0、电容上升),须用栅荷反推的缩放因子约 1.4–1.5修正,否则开关损耗低估 30%–50%——这正是理论算值常比实测低 20%–50% 的主因。

6. 整机损耗预算:同步 Buck 全项清单

把前几节的器件级公式汇总成整机预算,就是把每一项损耗列全、注明其负载/占空比/频率依赖,再在目标工作点求和。TI SLVAEQ9 给出同步 Buck 的完整清单( $η = V o I o / (V o I o + P l oss)$ ),逐项如下(高侧 HS、低侧同步管 LS)。

高侧开关损耗(用 plateau 精修的 $t r$ / $t o f f$ ,谷值电流开通、峰值电流关断):

P s w = \frac{V in}{2} (I o - \frac{Δ i L pp}{2}) f s w t r + \frac{V in}{2} (I o + \frac{Δ i L pp}{2}) f s w t o f f, Δ i L pp = \frac{( V in - V o ) V o}{V in L f s w}

低侧同步管开关损耗近似为零(体二极管 ZVS 开通、ZCS 关断),但其死区体二极管导通与反向恢复会体现为高侧开通损耗。导通损耗带温度系数 $δ$ 与纹波修正,并保留 $D$ / $(1 - D)$ 加权(即第 3 节的 $D R o n$ / $D^{'} R o n$ ):

P co n d = R d so n (1 + δ) I o^{2} \cdot [D 或 (1 - D)] \cdot (1 + \frac{1}{12} (\frac{Δ i L pp}{I o})^{2})

其余各项列成预算表(各项均可查 SLVAEQ9 Eq.9–19):

损耗项	表达式	负载依赖	优化杠杆
HS/LS 导通	$R d so n (1 + δ) I o^{2} \cdot D / (1 - D)$	$\propto I o^{2}$	降 $R d so n$ / 并联 / SR
HS 开关交叠	$\frac{1}{2} V in I o f s w (t r + t o f f)$	$\propto I o$	低 $Q g d$ / 强驱动 / 软开关
栅极驱动	$Q g V d r i v e f s w$	恒定	低 $Q g$ / 降 $f s w$
$C oss$ 开关	$\frac{1}{2} Q oss V in f s w$	恒定	低 $C oss$ / 降 $V in$ 、 $f s w$
体二极管反向恢复	$V in Q r r f s w$	恒定	低 $Q r r$ 器件 / SR
死区体二极管导通	$V F (I o \mp \frac{Δ i L pp}{2}) t d r / t df f s w$	$\propto I o$	优化死区 / 低 $V F$
电感绕组铜损	$R L I o^{2} (1 + \frac{1}{12} (\frac{Δ i L pp}{I o})^{2})$	$\propto I o^{2}$	粗线 / Litz / 降匝
电感磁芯	$P cor e = K 1 f s w^{α} \cdot K 2 Δ i L p p^{β}$	近恒定	选材 / 降 $B$ 、 $f s w$
输入电容 ESR	$ESR_{C in} I o^{2} D (1 - D)$	$\propto I o^{2}$	低 ESR / 多并
输出电容 ESR	$ESR_{C o u t} \cdot \frac{1}{12} Δ i L p p^{2}$	近恒定	低 ESR
控制器静态	$P I C = V in I q$	恒定	低 $I q$ / burst

7. 效率-负载曲线:中间高两头低的解析根因

有了全项清单,把每项按对负载电流 $I o$ 的依赖归三类,就能一步解出效率曲线的形状,而不必逐点仿真。这是器件级损耗页拼不出的整机视角。

P l oss = P co n s t + k 1 I o + k 2 I o^{2}

其中 $P co n s t$ (载荷无关)= 栅驱 $Q g V d r i v e f s w$ + $C oss$ 开关 + 控制器静态 $V in I q$ + 磁芯铁损; $k 1 I o$ (线性)= 开关交叠 + 体二极管死区 + 反向恢复; $k 2 I o^{2}$ (二次,即 $I^{2} R$ )= 高低侧导通 + 电感铜阻 + 采样电阻。代入效率定义:

η (I o) = \frac{V o I o}{V o I o + P co n s t + k 1 I o + k 2 I o ^{2}} = \frac{V o}{V o + \frac{P co n s t}{I o} + k 1 + k 2 I o}

效率随负载曲线为何中间高两头低:横轴负载电流 Io,纵轴效率;把总损耗按负载依赖分三组画出——载荷无关项 Pconst(栅驱加 Coss 开关加控制器静态 Iq 加铁损)在轻载区除以小 Io 后发散、把效率拖垮(需靠 PFM 跳周期挽救),线性项 k1 乘 Io(开关交叠加体二极管死区加反向恢复),二次项 k2 乘 Io 平方(高低侧导通 I 平方 R 加电感铜阻加采样电阻)在重载区发散、被 I 平方 R 拖垮;效率曲线呈单峰,峰值落在载荷无关损耗等于 I 平方 R 损耗处即 Io 峰值等于根号 Pconst 比 k2

由此读出曲线两端:轻载 $P co n s t / I o \to \infty$ ,固定损耗吞掉微小 $P o u t$ 、效率崩(这是 PFM/跳周期/Eco-mode 的存在理由,见轻载效率);重载 $k 2 I o \to \infty$ , $I^{2} R$ 导通/铜损主导、效率滚降。令 $d η / d I o = 0$ 得峰值条件:

\frac{P co n s t}{I o ^{2}} = k 2 ⟹ I o p e ak = \frac{P co n s t}{k 2}

即峰值效率恰发生在载荷无关损耗等于 $I^{2} R$ 损耗处——这就是几乎所有开关电源效率曲线"中间高、两头低"的根因,也把优化分了区:轻载砍 $P co n s t$ (静态/栅驱/ $C oss$ ),重载降 $R d so n$ /铜阻。

8. 热预算:从 Ploss 到 Tj

损耗最终变成热,必须让结温 $T j$ 守在上限(典型 150 度,热关断约 165 度)以下,否则前面效率再漂亮也会热降载或烧结。稳态热链最简形式:

T j = T a + P l os s_{(芯片内)} \cdot θ J A, 在系统法 : T j = T t o p + ψ J T \cdot P l oss

注意进 $θ J A$ 的只是芯片自身耗散(电感 DCR、外部 FET 的损耗耗在各自器件上,不进控制器 $θ J A$ )。 $θ J A$ 强依赖封装与铜箔——TI TPS54331 datasheet §6.4:普通 SOIC-8(D 封装) $θ J A = 116.3$ 度每瓦,带热焊盘的 PowerPAD(DDA 封装)降到 48.7 度每瓦; $ψ J T$ 为 12.9 / 8.4 度每瓦; $T j, ma x = 150$ 度、热关断 165 度、静态电流约 110 微安。

取一例核算:芯片内耗散 $P l oss = 0.5$ W、环温 $T a = 85$ 度。PowerPAD: $T j = 85 + 0.5 \times 48.7 = 109.4$ 度(距上限 41 度裕度,安全);普通 SOIC: $T j = 85 + 0.5 \times 116.3 = 143.2$ 度(仅剩约 7 度)。同样 0.5 W,是否带热焊盘 + 铜箔浇灌决定了"安全"还是"临界"——热焊盘/外露焊盘必须用过孔阵列缝到内层地平面,这是主散热路径。datasheet 的 $θ J A$ 只在其指定测试板成立,自己的板要按实际铜箔面积重估,并用 $ψ J T$ + 封装顶温实测校准。热链细节见热管理 Rth 链与Zth 瞬态热。

9. worked design ①:Vishay Si4442DY 开关损耗端到端

用 Maniktala 的实例走一遍开关损耗全链(器件 Vishay Si4442DY)。工作点: $I o = 22$ A、 $V in = 15$ V、 $f s w = 500$ kHz、 $V d r i v e = 4.5$ V,开通 $R d r i v e = 2 Ω$ 、关断 $R d r i v e = 1 Ω$ 。datasheet( $V d s = 15$ V 处): $C i ss = 4200$ pF、 $C oss = 800$ pF、 $C r ss = 500$ pF; $V t = 1.05$ V、 $g = 100$ S;栅荷表 $Q g = 36$ nC、 $Q g s = 8$ nC、 $Q g d = 10.5$ nC、 $R g = 0.5 Ω$ 。

第 1 步电容电压缩放(切换中电容随电压下降而升): $C i sse f f = \frac{Q g s}{V t + I o / g} = \frac{8 nC}{1.05 + 0.22} = 6299$ pF,对单点 4200 pF 的缩放因子 $= 6299/4200 = 1.5$ (典型 1.4–1.5)。缩放后有效值: $C i ss = 6300$ pF、 $C oss = 1200$ pF、 $C r ss = 750$ pF → $C g d = 750$ 、 $C g s = 5550$ 、 $C d s = 450$ pF, $C g = 6300$ pF。

第 2 步开通( $T g = 2 \times 6300 pF = 12.6$ ns): $t 2 = - 12.6 ln (1 - \frac{22}{100 ( 4.5 - 1.05 )}) = 0.83$ ns; $t 3 = \frac{15 \times 2 \times 750 p}{4.5 - ( 1.05 + 0.22 )} = 6.97$ ns; $t cr oss (on) = 7.8$ ns → $P cr oss (on) = \frac{1}{2} \times 15 \times 22 \times 7.8 n \times 500 k = 0.64$ W。

第 3 步关断( $T g = 1 \times 6300 pF = 6.3$ ns,关断下拉管饱和压降 $V s a t = 0.2$ V 进分母,见 §5): $T 2 = \frac{15 \times 750 p \times 1}{1.05 + 0.22 - 0.2} = 10.51$ ns; $T 3 = 6.3 ln \frac{0.22 + 1.05 - 0.2}{1.05 - 0.2} = 1.45$ ns; $t cr oss (off) = 11.96$ ns → $P cr oss (off) = \frac{1}{2} \times 15 \times 22 \times 11.96 n \times 500 k = 0.99$ W。

第 4 步合计:交叠 $P cr oss = 0.64 + 0.99 = 1.63$ W; $C oss$ 耗散 $P C d s = \frac{1}{2} \times 450 p \times 1 5^{2} \times 500 k = 0.025$ W;MOSFET 总开关损耗 $P s w = 1.65$ W。栅驱损耗 $P d r i v e = V d r i v e Q g f s w = 4.5 \times 36 n \times 500 k = 0.081$ W(修正 +20% 约 0.097 W,驱动电流约 18 mA)。注意:关断损耗(0.99 W)反而大于开通(0.64 W),尽管关断驱动电阻更小( $1 Ω$ vs 开通 $2 Ω$ 、拉得更狠)。根因是 Miller 段分母:关断 $T 2$ 的分母 $(V t + I o / g - V s a t) = 1.07$ V 远小于开通 $t 3$ 的分母 $(V d r i v e - V t - I o / g) = 3.23$ V,使 $T 2 (off) = 10.51$ ns 被拉长、总交叠时间反更久——这是"关断往往比开通更痛"的量化例证。

10. worked design ②:TI LM5145 整机损耗预算

把第 6 节的全项清单落到真板:TI LM5145 控制器 + Infineon HS/LS FET, $V o u t = 5.9$ V、 $I o u t = 10$ A、 $f s w = 230$ kHz、 $L = 3.3 μ H$ 。plateau 从输出曲线提取(BSC117N08NS5 在 $I d = 10$ A: $V g s t h = 3.72$ V、 $V pl = 4.58$ V、 $K n = 13.51$ ,示波器实测 $V pl = 5.22$ V、误差 <1 V),代入第 6 节 $t r$ / $t o f f$ 精修式。三个输入电压点的损耗分解( $I o u t = 10$ A):

Vin(D)	HS-FET	LS-FET	电感	其他(电容+RR+IC)	总损耗	η 算/测
6.5 V(D≈0.91)	2.51 W(70%)	0.32 W(9%)	0.38 W(11%)	0.40 W(11%)	3.61 W	94.2% / 94.0%
25 V(D≈0.24)	1.07 W(31%)	1.16 W(34%)	0.98 W(29%)	0.20 W(6%)	3.41 W	94.5% / 94.7%
35 V(D≈0.17)	1.05 W(28%)	1.38 W(37%)	1.13 W(30%)	0.22 W(6%)	3.78 W	93.9% / 93.5%

这张表就是第 3 节 $D R o n$ / $D^{'} R o n$ 加权的实测化:低 $V in$ 时 $D \approx 0.91$ 、高侧导通约 91% 周期 → HS 导通损耗独大(70%);高 $V in$ 时 $D \approx 0.17$ 、低侧导通约 83% 且开关损耗( $\propto V in$ )上升 → LS-FET 反成最大项(37%)、电感损耗也显著。三点里开关 + 电感损耗始终占 >90%,电容/RR/IC 是零头。跨模型对账的价值在最后一列:等效电路 + plateau 精修的算值 vs 台架实测误差 <2%——Erickson 的 $D$ / $D^{'}$ 加权、Table 3.1 的 $(1 + r^{2} /12)$ 纹波修正、Maniktala 的开关时间三者是同一物理在不同抽象层的描述,<2% 的一致性验证了整条链。

11. 器件应力与最恶劣工况设计点

损耗预算必须在最恶劣工作点求,而不同应力/损耗在不同输入端最恶劣——这是新手最常踩的坑。开关损耗 $\propto V in \cdot I o$ ,故各拓扑的最恶劣输入端不同,且要代进 $P s w = V \cdot I \cdot t cr oss \cdot f s w$ 的 $V$ 、 $I$ 也按拓扑取:

拓扑	交叠电压 $V$	交叠电流 $I$	$P s w$ 最恶劣输入
Buck	$V in$	$I o$	$V inma x$
Boost	$V o$	$I o / (1 - D)$	$V inmin$ ( $D ma x$ )
Buck-Boost	$V in + V o$	$I o / (1 - D)$	离 $D = 0.5$ 最远的输入端

据此在正确工作点核每个器件的电压/电流应力与主导损耗——这是选管、定散热的输入表(同步 Buck):

器件	电压应力	RMS 电流应力	主导损耗项	最恶劣 Vin
HS-FET	$V in$ + 振铃	$I o D (1 + r^{2} /12)$	导通 $R d so n I o^{2} D$ + 开关 $\frac{1}{2} V in I o t cr oss f s w$ + $Q r r$	低 Vin 导通主导 / 高 Vin 开关主导
LS-FET	$V in$	$I o (1 - D) (1 + r^{2} /12)$	导通 $R d so n I o^{2} (1 - D)$ + 死区体二极管	高 Vin(D 小、LS 导通久)
电感	—	$I o 1 + r^{2} /12$	绕组 $R L I o^{2}$ + 磁芯	高 Vin(纹波、铁损大)
输出电容	$Δ v$	$Δ i L pp / 12$	$ESR \cdot Δ i L p p^{2} /12$	设计点
输入电容	$V in$	$I o D (1 - D)$	$ESR \cdot I o^{2} D (1 - D)$	$D = 0.5$

FET 尺寸的导通-开关权衡:更大的 FET → 更低 $R d so n$ (少导通损耗)但更高 $C g$ / $Q g d$ (多开关 + 栅驱损耗)。平衡取决于 $V in$ :低 $V in$ /高 $D$ 是导通受限,选低 $R d so n$ ;高 $V in$ /低 $D$ 是开关受限,选低 $Q g d$ 。这正是第 10 节表里 HS 在 6.5 V 与 35 V 主导损耗项调换的设计含义。

12. 设计陷阱与工作极限(实战)

前面各式都成立,真实翻车常在这几处"看着对、实则咬人"的地方——列成 checklist 逐条对照。

别用三角形面积或"平均乘平均"算开关损耗: $\overline{A} \cdot \overline{B} \neq = \overline{A \cdot B}$ ;阻性 $\frac{1}{6}$ 、感性 $\frac{1}{2}$ ,感性硬开关是阻性的 3 倍,用错系数直接错 3 倍。
选管看 $Q g d$ / $C r ss$ ,不是只看总 $Q g$ :Maniktala 参数敏感性——把开通/关断驱动电阻都翻倍,开关损耗 1.5 W → 2.6 W(+73%,非 ×2);再 +50% $C i ss$ ( $Q g$ 35→47 nC)仅 2.6→2.8 W(+8%),而 +50% $C r ss$ / $C g d$ ( $Q g$ 35→39 nC)却 2.6→3.1 W(+19%)。低 $Q g d$ 比低 $Q g$ 更重要。
电容不缩放会低估 30%–50%:datasheet 单点 $C i ss$ / $C oss$ / $C r ss$ 在高 $V d s$ 读、偏小,须乘栅荷反推的 1.4–1.5 缩放因子;否则理论算值系统性偏低(20%–50% 的理论-实测缺口多半来自这里)。
关断 $V s a t$ 不可忽略(约 0.2 V):下降沿时下拉管饱和压降进 $T 1$ / $T 2$ / $T 3$ 分母,忽略会算错关断时序(开通用满 $V d r i v e$ , $V s a t$ 影响小)。
$C oss$ 损耗 $\propto V i n^{2} f s w$ 、与负载无关:低压设计里微不足道(15 V 例仅 0.025 W),HV/离线设计里主导;它不属 V-I 交叠( $C d s$ 不与栅耦合)却须单独加——关断时存的能量在开通时倒进沟道白耗。
LS 同步管开关损耗近零,但死区与反向恢复是隐形杀手:体二极管死区导通 $V F I o t d e a d f s w$ + 反向恢复 $V in Q r r f s w$ 会计到 HS 开通损耗上;死区过长或高 $Q r r$ 体二极管既拖效率又恶化 EMI。
DCM 是另一套损耗机制:开通时电感电流为零 → 开通开关损耗约零;关断电流是峰值 $I p k = Δ I$ (由 $V = L Δ I /Δ t$ 定),不能套 CCM 的 $I o$ 。
漏感 $L l k$ 无续流路径:在电流换向时于漏极产生 $V = L l k d I d / d t$ 尖峰(开通下陷、关断过冲),且分析的"漏"节点 $\neq =$ 封装引脚 $\neq =$ 开关节点(被 $L l k$ 隔开)——布局差时不可忽略。
热降额:输出电流额定随环温降额(由 $θ J A$ 与 150 度结温上限共定);高 $T a$ 满载可能撞 $T j$ ,须降载或加铜/风冷,并按自己板的铜箔重估 $θ J A$ 。

核心要点

效率永远是 $η = P o u t / (P o u t + \sum P l oss)$ ;整机曲线要靠三条链拼:等效电路法(导通)+ 交叠积分(开关)+ 按负载分组(曲线形状)
等效电路法把损耗折进 DC transformer:核心洞见是器件只在导通那段在电路里 → 占空比加权有效电阻 $D R o n$ 、 $D^{'} R D$ ,精确给出平均导通损耗;Boost $η = (1 - D^{'} V D / V g) / (1 + (R L + D R o n + D^{'} R D) / (D^{'2} R))$ , $D \to 1$ 时崩塌(Buck 无此崩塌)
开关损耗核心数学 $\overline{A} \cdot \overline{B} \neq = \overline{A \cdot B}$ :阻性 $P s w = \frac{1}{3} V in I d ma x t cr oss f s w$ 、感性 $P s w = V in I d ma x t cr oss f s w$ ,感性硬开关是阻性 3 倍
开关时间由 Miller 平台决定,主导者是 $Q g d = C r ss = C g d$ 而非总 $Q g$ ;器件电容须按栅荷缩放 1.4–1.5,否则低估 30%–50%;关断 $V s a t$ 不可忽略
效率-负载曲线中间高两头低: $P l oss = P co n s t + k 1 I o + k 2 I o^{2}$ ,轻载被 $P co n s t / I o$ 拖垮(PFM 对策)、重载被 $k 2 I o$ ( $I^{2} R$ )拖垮,峰值在 $I o p e ak = P co n s t / k 2$ (载荷无关损耗 = $I^{2} R$ 损耗)
平均模型在小纹波(10%–20%)下误差 <0.5%,深纹波/DCM 用 $I r m s = I d c 1 + r^{2} /12$
热: $T j = T a + P l oss \cdot θ J A$ ,只算芯片自身耗散;TPS54331 例 $θ J A$ 116→49 度每瓦(热焊盘)把 $T j$ 从 143 拉到 109 度——热焊盘 + 铜箔浇灌是主散热路径
worked:Si4442DY(22A/15V/500kHz) $P s w = 1.65$ W(缩放 1.5×、交叠 1.63 W + $C oss$ 0.025 W);LM5145 同步 Buck 三点损耗表算测差 <2%,开关+电感始终占 >90%,HS 主导项随 Vin 在导通/开关间调换
不同应力在不同输入端最恶劣:Buck 开关损耗 @Vinmax、输入电容 RMS @D=0.5;FET 尺寸是导通-开关权衡(低 Vin 选低 Rdson、高 Vin 选低 Qgd)

缩写表

缩写	全称
HS / LS	High-Side / Low-Side FET(高侧管 / 低侧同步管)
DC transformer	直流变压器等效模型(Erickson)
RL / DCR	电感串联铜阻 / 直流电阻
Ron / Rdson	MOSFET 导通电阻
VD / RD	二极管压降源 / 微分电阻
Ciss / Coss / Crss	输入 / 输出 / 反向传输电容
Cgd / Cgs / Cds	栅漏 / 栅源 / 漏源电容
Qg / Qgd / Qgs / Qrr	总栅荷 / 米勒栅荷 / 栅源荷 / 反向恢复电荷
Vpl / Vt / Vsat	Miller 平台电压 / 阈值电压 / 驱动器下拉饱和压降
Miller 平台	电压转换期栅压被钳、栅流全灌 Cgd 的平台段
ESR / ESL	等效串联电阻 / 电感
ZVS / ZCS	零电压 / 零电流开关
SR	Synchronous Rectification(同步整流)
PFM	Pulse-Frequency Modulation(脉冲频率调制,轻载省电)
θJA / ψJT	结到环境热阻 / 结到封装顶热特征参数
Steinmetz	铁损经验式 $P cor e \propto f^{α} B^{β}$

Cross-references

← 索引
开关电源全景主线 — 站⑧ 损耗·热·效率预算,本页上位主线
Buck 降压变换器 — 效率 $η \approx 1/ (1 + R L / R)$ 与 D 无关,与 Boost 崩塌对照;worked design 母体
Boost 升压变换器 — 高 D 效率崩塌的稳态视角
变换器 AC 小信号建模 — DC transformer 模型与损耗折入的来源
MOSFET 损耗五分量 — 器件级损耗来源(本页的下位)
二极管导通损耗 — VD/RD 两点法
续流二极管反向恢复尖峰 — Qrr 与死区损耗
同步整流 — 用 MOSFET 替二极管降导通损耗
软开关 ZVS/ZCS — 把开关损耗与频率解耦
输出纹波与输出电容选型 — 输出电容 RMS 与 ESR 损耗
Always-On 轻载效率 — 轻载区固定损耗的对策
热管理 Rth 链 — 损耗变成的热怎么搬走
Zth 瞬态热 — 脉冲损耗下的瞬态结温