先进热管理（算力侧 kW 散热）— 热阻链、TIM 命门、微流道前沿

热传导与电路同构:$Q=\Delta T/R_{\theta }$ 就是热域的欧姆定律($Q$ 热流对应电流,$\Delta T$ 温差对应电压,$R_{\theta }$ 热阻对应电阻)。串联时总热阻是各层之和 $Rth,ja=\sum Rlayer$,任一层高就卡死整条链。

算力侧倒装大 die 的典型热阻链,自结向外逐层串联:

每一层都是串联电阻。kW 芯片的战争,是在 ~0.03–0.04 °C/W 的极小总预算里分配这些电阻,而其中 TIM 层是命门——两层聚合物 TIM 就可能吃掉一半预算(§2 worked example)。抓本质:提升外部冷却能力(换更强的冷板/浸没)只降低链末端的对流电阻;如果 die 内部扩散 + TIM1 这段内阻高,再强的冷却也压不住结温(这引出 §4 的 hotspot 和 §6 的微流道)。

用一颗真实的 kW 芯片把"总预算 0.033 °C/W"钉死。B200 液冷,1200 W,目标结温 $Tj\le 85$°C(节流阈,secondary 单源、中置信);冷却液进水 $Tin=45$°C(GB200 规格上限)。

• 可用温差:$\Delta T=85-45=40$°C。
• 总热阻预算:$Rth,total=\Delta T/Q=40/1200\approx 0.033$ °C/W(与 ToneCooling GB200 冷板 ≤ 0.03–0.04 °C/W 目标吻合)。

逐层分配(串联,illustrative allocation ——基于总预算的示意分解,非某芯片实测 datasheet 值):

抓本质:1200 W 下整条链只有 ~0.033 °C/W 余量,TIM1 + TIM2 两层聚合物就吃掉 ~0.018(过半)。于是路线必然是:① TIM1 换焊料/液态金属($k$ 从 3 → 80,delid 实测降 8–20°C);② 走 lidless 用 TIM1.5 省一层;③ 终局——微流道去掉 TIM1 + IHS + TIM2 整段(§6)。GB200 实测锚点:die 级热流密度 500–600 W/cm²(热点),冷板实测 Rθ 0.015 °C/W @ 2.5 L/min、压降 18 kPa,整柜 NVL72 流量 > 700 L/min。

TIM 是热阻链里最容易被打穿的一环——固体层(Si、Cu)导热率高且稳定,界面 TIM 却又低又会退化。三层 TIM 各在不同界面,导热率谱系(载重,Heraeus):

界面固体参考:Si ~130–150、Cu(IHS)~400 W/m·K。BLT ↔ 热阻的关系是线性的:$RTIM=\mathrm{BLT}/(k\cdot A)$——BLT 越厚、热阻越高,边/角 BLT 大处局部热阻高。

失效物理(隐形杀手):

• pump-out(泵出):功率/热循环下 die-IHS 的 CTE 失配产生剪切,把聚合物 TIM1 一点点挤出界面 → BLT 变化 → 热阻爬升;dry-out(基油流失)同理。优质配方 < 15% 热阻升 @ 1000 循环,劣质 grease 会 ooze out。
• warpage 反噬 BLT:大 die 冷却时因 CTE 失配翘曲呈碗/帽状 → TIM1 BLT 中心薄/边角厚 → 热阻空间不均,整体 Rθ 波动可达 ±20%(翘曲物理见 封装翘曲深页)。
• 液态金属两难:$k$ 高(16–29)但会流动、腐蚀 Al、有导电短路风险——需 Ni 镀层阻挡 + 围坝。delid + 液态金属实测降温 8–20°C(消费级)。

大芯片加 IHS(集成散热盖)有三个作用:planarize 倒装 die 面的不平、侧向扩热、机械保护。IHS 材料通常是 Cu(镀 Ni)~400 W/m·K,低 CTE 需求时用 CuMo/AlSiC。但 IHS 只解决"横向摊开",不解决"局部太热"。

hotspot 非均匀 ≠ 芯片平均是算力侧的核心陷阱:B200 芯片平均热流可能 ~60–125 W/cm²,但局部活性逻辑热点达 500–600 W/cm²(⚠ 注:热点级热流常被误当芯片平均——ToneCooling 的 500–600 W/cm² 是局部活性 die/热点值,不是均值;有来源据此反推 B200 活性 die ~1.5–2 cm² 存疑,因 B200 双 reticle 硅面积 ~16 cm²)。提升冷却能力只降均温,不消热点——若 die 内部扩散 + TIM1 内阻高,热点照样烧。这正是 Microsoft 微流道用 AI 优化流道(叶脉仿生对准热点)的动因(§6)。

散热技术是一条随热流密度上升的阶梯,每一级对应一个功率密度拐点和一个 PUE 台阶。kW GPU 早已越过风冷线——液冷不是优化项而是准入门槛。

关键区分:文献常引风冷 < 100 W/cm² 绝对极限,但高效经济运行只到 ~37 W/cm²;功率密度 > 0.4 W/cm²(板级参照面,区别于前述芯片级 W/cm²)就不建议强制风冷。PUE 从风冷 1.5–1.8 降到浸没 1.03,是数据中心 TCO 的第二驱动(第一是结温贴边逼近节流)。冷板走 indirect(冷却液不接触芯片,靠冷板导热),浸没走 direct(芯片泡在介电液里),两相浸没靠沸腾潜热在 CHF 前有极高 HTC——但一旦超 CHF 触发膜态沸腾,换热骤降、芯片烧毁,故 CHF 是硬天花板。

微流道把冷却通道直接刻进硅背面或盖板,冷却液直接冲刷硅——一次去掉 TIM1 + IHS + TIM2 三层串联电阻。这是热阻链思路的终局:与其在每层界面上抠 0.001 °C/W,不如把整段界面链删掉。

载重数字:

• imec:硅微流道散热 > 600 W/cm²、芯片 < 100°C;总热阻 0.28–0.34 K/W @ < 2 W 泵功;微流道宽 32 µm × 深 > 260 µm(深宽比 > 8:1),比金属散热器热流密度高约两个数量级。
• Microsoft/Corintis(2025.09):芯内微流道比冷板散热 3×、峰值升温降 65%;硅背面刻叶脉仿生流道、AI 优化、4 代迭代。

为什么 kW + 3D 叠层逼向这条路:3D 叠层芯片只能从一侧散热、垂直热阻叠加(热墙,见 TSV-3D 深页),顶部散热对底层无效——传统"从上面盖个冷板"的范式失效,只能把冷却送进芯片内部。代价是良率与可靠性:微流道刻进硅叠加堵塞/侵蚀/生物膜风险,imec 目标增量成本约 +1 美元/chip。

算力侧散热的坑几乎都绕着"内阻打不穿 + 界面会退化 + 液冷引入水"这三条展开。以下七个陷阱各有独立的物理根源与因果链。

G1: TIM pump-out → BLT 增厚 → 热阻爬升正反馈至过温

Si die 热膨胀系数约 3 ppm/K,Cu IHS 约 17 ppm/K,CTE 差 ≈14 ppm/K。每次功率热循环,die-IHS 界面产生横向剪切——剪切把聚合物 TIM1 一点点从界面中心挤向边缘(pump-out),BLT 逐渐增厚。BLT 与热阻满足 $RTIM=\mathrm{BLT}/(k\cdot A)$——BLT 增大,Rθ 上升,结温攀升,又加速材料迁移,形成正反馈。优质配方 @ 1000 次循环热阻升 < 15%;劣质 grease 会 ooze out 乃至 dry-out(基油分离)。液态金属($k$ 16–29 W/m·K)无 pump-out 风险,但会流动、腐蚀 Al 基材并导电短路——必须 Ni 镀层阻挡 + 物理围坝隔断;围坝设计失误比 pump-out 更灾难——瞬间导电短路。

G2: hotspot ≠ 芯片平均 → 提升冷却只降均温,内阻高则热点照烧

B200 芯片整体平均热流 ~60–125 W/cm²,局部活性逻辑热点达 500–600 W/cm²,差异 4–10×。提升外部冷却能力只降低串联链末端的冷板对流热阻 $Rth,cp$;对 die 内部扩散电阻和 TIM1 电阻毫无作用。若这段"内阻"高,热点结温照烧。这正是 Microsoft/Corintis 用 AI 优化微流道、对准热点布置叶脉仿生流道的驱动因素——必须把冷却液送进芯片内部才能消内阻,外部冷却再强也无效。

G3: warpage 反噬 TIM BLT → 热阻空间不均、整体波动 ±20%

大 die 在封装冷却时,Si(3 ppm/K)与 Cu IHS(17 ppm/K)CTE 失配产生弯矩,die 呈碗状或帽状翘曲。翘曲后 TIM1 BLT 分布不均:中心受压薄、边角受拉厚,局部热阻差异导致整体 Rθ 波动 ±20%。die 越大翘曲量越大,FOWLP(Fan-Out)等无基板方案翘曲更严重。MCM 中多 die 共享一个 IHS 时,最厚的 die 限制 lid 下压量("bottom out"),使较薄 die 的 BLT 更厚、热阻更高——MCM 内 die 间热不均匀性因此放大。

G4: TIM2 常被工程师低估 → @1200 W 吃掉 ~7°C 热预算

注意力通常集中在 TIM1(die↔IHS),但 IHS↔冷板的 TIM2(grease 2–8.5 W/m·K)在 kW 量级同样是显著热阻项。从 §2 worked example 可见:$Rth,TIM2\approx 0.006$ °C/W,1200 W 下吃掉 7.2°C——占 40°C 总预算的 18%。lidless 封装(TIM1.5)正是为一次性砍掉 IHS + TIM2 整段,把 TIM1.5($k$ 8–20 W/m·K)对准裸硅冷却,省去两层串联电阻。

G5: 风冷"实用上限"远低于"绝对上限" → kW GPU 液冷是准入门槛

文献常引"强制风冷绝对极限 < 100 W/cm²",但实际高效、经济可靠运行只到 ~37 W/cm²;超过后风扇功耗、噪声、风阻非线性攀升,PUE 劣化至 1.5–1.8。B200 芯片平均热流 > 100 W/cm²,kW GPU 早已越过这条线。因此液冷不是"有没有必要",而是 kW 计算芯片的准入门槛——用风冷驱动 kW GPU 的设计既通不过热验证,也通不过 PUE 审查。

G6: 两相 CHF 是硬天花板 → 超 CHF 触发膜态沸腾、芯片瞬烧

两相浸没冷却(池沸腾/流动沸腾)在 CHF 前有极高换热系数,芯片表面气泡剧烈带走热量。但一旦热流密度超过临界热流密度(CHF),气泡合并成稳定气膜包裹芯片表面——气相导热率远低于液相,HTC 骤降至膜态沸腾数值,芯片温度飞升。光滑面 FC-72 CHF 仅 ~2–15 W/cm²(极低!),必须翅片、微结构、纳米涂层等强化表面才能到 66–131 W/cm²。两相浸没设计必须在最大功耗工况(含 GPU boost 瞬态)留足 CHF 裕度,并部署流量/温度传感器以在接近 CHF 时触发降频保护。

G7: 液冷可靠性与泄漏 → 冷却液接触带电硅是灾难性短路

液冷系统引入了固体冷却没有的机械-化学风险:快接头疲劳、管路老化、振动致微裂。冷却液(通常 50/50 EGW 乙二醇水溶液,ASHRAE W55)虽有一定绝缘性,泄漏接触带电 PCB / 芯片时仍可引发低阻通路、腐蚀焊点、BGA 熔蚀。最低部署门槛:快接头(防滴漏)+ 漏液检测传感器(阻性/光学)+ 500 h JESD22-A104 热循环兼容性验证。微流道还叠加额外失效模式:通道堵塞(颗粒沉积/生物膜)、Si 蚀刻界面侵蚀(pH 敏感)、bonding 界面良率;imec 估计增量成本 ~+1 美元/chip,但长期维护成本更高。

在三个关键边界工况下,稳态热阻链模型的假设失效——需瞬态热阻 $Zth(t)$ 或多物理场分析覆盖。

C1: 冷启 -40°C 骤升全载 → 瞬态峰值 Tj 超出稳态预测 10–20°C

极寒环境(-40°C 冷启)下立即进入全载工况(如车载推理加速器)。瞬态热路径由热容决定:短时间内冷却液尚未建立稳态流量,冷板温度仍接近环境;瞬态热阻 $Zth(t)$ 在 0–1 s 期间远高于稳态 $Rth,total$(热容尚未充电)。同时 -40°C 下聚合物 TIM1 刚性增大,BLT 受翘曲影响更严重。综合效应:峰值结温可超稳态预测 10–20°C,触发 85°C 节流阈降频。缓解方式:液冷系统先驱循环建立热稳态再上全载,或软启动(ramp 功率)预热 TIM1。

C2: 液冷泵故障 → 结温飞升 ~120°C/s,亚秒级触达破坏阈

液冷泵故障或管路断流后,冷却液流量归零,芯片散热仅靠封装热容 $Cth$。$Cth$ 估算:Si die(~1 cm²)+ Cu IHS + 冷板铝体共约 5–15 J/K。全载 1200 W 时,结温飞升速率 $\mathrm{d}Tj/\mathrm{d}t=P/Cth\approx 1200/10=120$ °C/s。从稳态 Tj ≈ 85°C 到 JEDEC 破坏阈值 ~125°C,仅需 ~0.33 s——这比任何软件热保护响应周期都短。必须在硬件层部署流量传感器 + FPGA/ASIC 级别(< 1 ms)功率切断,或冗余双泵一主一备在线热切换。

C3: MCM 多 die 热串扰 → 实际热预算比单 die 分析缩减 10–25%

B200 系双 reticle MCM(两块大 die 共享同一 IHS 和冷板)。其中一块 die 处于高峰值功率时,通过 IHS 横向扩热后提升整块冷板的平均基准温度 $Tbase$;相邻 die 的热预算 $\Delta T=Tj-Tbase$ 随之收窄。稳态热阻链分析通常假设 $Tbase$ 等于进水温度(45°C),但实际 $Tbase$ 随相邻功耗动态涨落,峰值时可比进水温度高 3–8°C。若两 die 同时进入峰值 boost,串扰叠加使实际有效热预算比单 die 分析缩减 10–25%。校正方法:多源 3D 有限元 + Rθ 矩阵耦合分析,或实测 IHS 各点温度场建立串扰修正系数表。

以下命名设计实体在本页出现,可作为系统级配置的参考硬约束。