Driver IC 选型决策 深度 — 5 维 FOM + 决策树 + 3 场景 worked

Datasheet 的 CMTI / Iout / DESAT response 标的是 typical 或 best case,工程师按这数挑,实际 BOL 已经偏离 20-50%,EOL 偏离更大。例:

• CMTI 100 kV/µs spec → 实际 PCB layout 在 SiC 800V 800A 主驱场景测出 35-50 kV/µs(因为 layout 寄生)
• DESAT response 1.8 µs spec(纯 IC 内部)→ 实际系统 DESAT-to-OFF 包含 RC 时间 + Miller 平台 + SCSOA 余量,工程实际 4-6 µs
• Iout peak 9A spec → 实际驱动 6-bridge 800A SiC 的 Cgs 14 nF 时,有效 peak 只有 5-6A,turn-on 1.5x 慢

根因:datasheet 数字是器件级,工程数字是系统级,中间有 layout / 寄生 / 余量 / EOL 漂移 4 个折扣层。

药方:5 维 FOM 评分体系(§2),把系统折扣明示化进选型表。

Vendor 营销资料常说 "ASIL D ready" 或 "Safety Manual available",但实际等级差距巨大,从真到假分 5 档:

1. 真 ASIL D:有完整 safety manual(50+ 页)+ FMEDA Excel + DC 评估 + 单元 IC FIT/DC 数据 + 客户支持(Infineon EiceDriver 1ED349x / ST STGAP4S 是这一档)
2. ASIL B-C capable:器件级 SEooC 到 ASIL B,有 safety manual + 部分 FMEDA,ASIL D 靠系统 decomposition 补(Infineon 1EDI302x SEooC up to ASIL B)
3. Functional safety supportive:datasheet 给 FIT / FMD 或 application note,但不出完整 FMEDA、无公开 ASIL claim(onsemi NCV57000 / SCALE-iDriver / Si827x)
4. Safety-aware:仅 datasheet 写"compatible with ISO 26262",无 SM 文档(部分国产件)
5. Marketing only:仅 brochure 提"ASIL D ready",无技术文档(警告:不要选)

根因:vendor 营销 vs 工程审计需求之间有信息不对称,工程师不看 safety manual 就用了营销词。

药方:决策树第一层硬过滤 — 项目 ASIL ≥ B 必须 vendor 提供 safety manual + FMEDA Excel,否则 disqualify(§3)。

BOM cost 是显性,但选型的隐性 cost 经常超过显性:

• PCB 复杂度上升:某些 driver IC 需要 8 路外部 R/C 配置 → PCB 多 30%(实际 cost +¥3-5/板)
• 测试覆盖率下降:无 FMEDA 数据 → 自己跑 FIT 计算 → 设计 V&V 多 2-4 周
• vendor lock-in:某 IC 用 vendor 专有 protocol → 5 年后想换 vendor 要重做软件
• EOL 风险:车规 IC 需 10-15 年供货,部分新 vendor 不能保证
• 认证时效:从 IC 拿到 → ECU 拿 ASIL D 认证额外 6-12 月(因为要做 SEooC 集成)

根因:工程师只算 BOM cost,不算 lifecycle cost。BOM 便宜 ¥5 但 V&V 多 4 周 = 整个项目延期 + 团队工资,通常隐性 cost 是显性的 5-10 倍。

药方:5 维 FOM 把"隐性 cost"作为独立一维,与电气 / 保护 等同权重(§2)。

下面是每维 1-5 分的具体打分锚点(每个分数都基于真实 driver IC 校准):

5 维不是等权的,按项目调:

• EV 800V 主驱 ASIL D:ASIL ready 35% / 保护 25% / 电气 20% / 隔离 15% / 隐性 cost 5%
• 48V mild hybrid ASIL B:电气 25% / 保护 25% / ASIL ready 20% / 隔离 15% / 隐性 cost 15%
• 12V LV BLDC QM:电气 30% / 保护 25% / 隐性 cost 25% / 隔离 10% / ASIL ready 10%
• GaN 高频(LLC / OBC):电气 35% / 保护 25% / 隔离 20% / 隐性 cost 15% / ASIL ready 5%

关键:权重决定结果,先定权重再算分,不要看完候选再调权重(否则就是事后合理化)。

5 维分完,加一个余量项 — 按候选 IC 的 BOL 性能相对需求 spec 的过设计幅度打:在需求 spec 的 115-130%(过设计 15-30%)给 +0.5,130-150%(过设计 30-50%)给 +1.0。这是给 EOL 漂移留的 safety margin。

超过 150% 不再加分(加分上限 +1):过设计 50%+ 是 cost 浪费,不是工程师的优势。

把 5 维加权求和,再叠上工程余量加分,得到候选 IC 的最终 FOM 总分。

其中 score 1-5, weight 总和 100%,余量加分 0-1。加权和上限是 5.0(全 5/5/5/5/5),所以可达区间 ≤5.0 + 余量:总分 ≥ 4.5 是 sweet spot(strong),4.0-4.5 可接受,4.0 以下不要选,> 5.0(已靠余量加分顶出 base 上限)要警惕过设计 cost 是否合理。

按主电路电压挑 IC 隔离等级:

• HV 800V / 400V(EV 主驱 / DC fast charge):reinforced 5-8 kV iso,选 magnetic / capacitive iso driver
• 48V mild hybrid(< 60V):安全上不强制 reinforced iso,主流用集成 3-phase MOSFET 栅驱(功能隔离或非隔离);要高 CMTI 稳健性才上功能隔离栅驱
• 12V LV(BLDC / 步进 / 小电机):无需 iso,选 low-side or bootstrap driver(non-iso)
• GaN 高频 ≥ 500 kHz:必须 magnetic iso(capacitive 在高频共模噪声大)

第 1 层把候选池从全市场(几百款)缩到该电压等级的 30-50 款。

按项目 ASIL 等级挑 IC:

• ASIL D(主驱 torque safety / brake)→ vendor 必须有完整 safety manual + FMEDA Excel + DC 评估
• ASIL B/C(hybrid 辅助 / steering)→ 必须 application note + 部分 FMEDA
• QM / 无 ASIL(LV motor / 风扇 / 油泵)→ 不要求,但 vendor 信誉与车规认证(AEC-Q100 grade 1)是 baseline

ASIL D 这层把候选缩到 5-10 款(全市场真正 ASIL D ready 的 driver IC 只有 5-10 个 family)。

按桥臂结构 + 开关频率挑 IC 类型:

• EV 主驱 6-bridge SiC 800A 25 kHz:single-channel iso driver × 6(分立)或 6-in-1 dual-channel iso(集成)
• OBC LLC 半桥 200 kHz GaN:single-channel iso driver × 2 + Active gate
• 48V mild hybrid 3-phase Si MOSFET 8 kHz:集成 3-phase MOSFET 栅驱(1 芯片驱全部 6 个 MOSFET)
• 12V BLDC 100A 20 kHz:6-FET driver(单芯片驱所有 6 个 MOSFET)

第 3 层把候选缩到 2-5 款。

最后 trade-off:

• 主驱:必须全套保护(DESAT + soft turn-off + Miller clamp + Vee bias + SCSOA);可编程 active gate 是可选优化,非硬要求
• mild hybrid:DESAT + Miller clamp 足够
• LV BLDC:UVLO + OC 即可

隐性 cost 看:外围器件数 / FMEDA 完整度 / pin-compat alternative / vendor 长寿命承诺。

第 4 层产出短名单 3-5 个+ 每个的 FOM 总分。

如果走完 4 层短名单只有 0-2 个 IC,触发退化路径:

• 降 ASIL 一级:ASIL D 退到 B(D)+B(D) 分解 + 系统级 SM 补足 → 候选池扩 3-5x
• 拆芯片:用 2 个 single-channel 代替 1 个 dual-channel(成本 +30% 但灵活)
• 二级 vendor:接受 Tier-2 ASIL C 候选 + 自己补 FMEDA(需 2-4 周额外工作)
• 等下一代:某 vendor 12 月内出新品(在 2024-2025 时常见 — EiceDriver / STGAP / SCALE 都在 18 月内大版本迭代)

下表是 2026-05 ASIL D capable 的 7 个 HV 隔离栅驱旗舰 family 评分(6 家 vendor,基于 safety manual + datasheet + 工程实测):

结论:对 EV 800V 主驱 ASIL D,Infineon 1ED349x 系列是首选;ST STGAP4S(自带 ASIL D safety manual)与 onsemi NCV57000 是接近的 alternative。onsemi NCV57 datasheet 无公开 ASIL claim / safety manual(见 Driver IC safety manual reading deep §3.4),上表 ASIL-ready 给 4 是假设经 onsemi 工程支持拿到 FMEDA/FIT collateral;仅 datasheet 场景应降到 3 并自建 FMEDA。

2024-2025 国产替代趋势下,5 个主流国产 driver IC vendor 评估(型号为代表系列,具体料号以各厂官网为准):

结论:纳芯微 NSi68xx 是最接近车规 ASIL B 的国产候选,但 ASIL D 主驱仍不建议(2026 评估)。国产替代场景下:48V hybrid + LV BLDC 已可用,主驱仍以 Infineon / onsemi 为主,部分非关键路径用国产做试点。

按 §2.2 权重快速排名(§4 表是 HV 隔离栅驱域;48V / 12V 属不同产品类,见 §6 / §7):

• EV 800V 主驱 ASIL D:1ED3491Mc12M > STGAP4S ≈ NCV57000(STGAP4S 自带 ASIL D safety manual;NCV57 datasheet 无 ASIL claim,二者接近,视 cost / 生态定)
• GaN / SiC OBC 200 kHz+:SID1182K(SCALE-iDriver,reinforced iso)> 1ED3890Mc12M(数字版,两级关断 TLTO active gate)
• 48V mild hybrid ASIL B:属集成 3-phase MOSFET 栅驱类(Infineon TLE9180D / ST L9907),不在本 HV 隔离表内 → §6
• 12V LV BLDC QM:属三相 smart gate driver 类(TI DRV8343-Q1 / MPS MP6539),非隔离 → §7

某主流 OEM 2026 SOP 800V 主驱 ECU:

• 6-bridge SiC(CoolSiC 1200V 350A × 6)
• DC link 400 µF / 800V
• ASIL D(整车 torque safety + 防意外加速)
• 项目预算允许 driver IC BOM ≤ ¥600 / 套
• 国产化要求 ≥ 20% BOM 价值(国家政策)
• SOP 2027 Q1(剩 14 个月)

第 1 层(电压):800V → reinforced 5-8 kV iso → 候选池 30+

第 2 层(ASIL D):必须有 safety manual + FMEDA Excel → 候选缩到 6 个

第 3 层(场景:6-bridge SiC 25 kHz):single-channel iso driver × 6 或 6-in-1 集成 → 候选 5 个

第 4 层(保护完整性 + 隐性 cost):

• 必须 DESAT + soft turn-off + Miller clamp + Vee bias(可编程 active gate 可选,需要时上数字版 1ED3890)
• 隐性 cost 看 SOP 14 月内 ramp-up,首选 vendor 已有 12-24 月成熟 supply

短名单 3 个(按 FOM 排序):

1. Infineon 1ED3491Mc12M:FOM 4.95,首选
2. Infineon 1ED3461Mc12M:FOM 4.50,同族降级(±6A 驱动余量较小)
3. onsemi NCV57000:FOM 4.00,跨-vendor 性价比 backup(datasheet 无公开 ASIL claim → 需自建 FMEDA)

把 3 个候选关键维度并列横看,能直接对比 BOM 差异、性能差距、隐性 cost 的具体来源。

关键 trade-off:NCV57000 单价 ¥70 × 6 = ¥420,比 1ED3491Mc12M 便宜 ¥240;但两点拉开差距:(1)NCV57000 datasheet 无公开 ASIL claim / safety manual(safety manual reading deep §3.4),ASIL D 评审要自建 FMEDA + 找 onsemi 工程支持,14 月 SOP 窗口下多 2-4 周 V&V;(2)±8A 驱动余量对 CoolSiC 1200V 350A 模块的栅充电偏紧,大电流并联时可能要加 booster 或降开关速度。

选 1ED3491Mc12M,理由:

• ASIL D 评审无悬念:完整 safety manual + FMEDA(myICP)+ DESAT / soft-off / 主动 Miller clamp 全套保护
• ±9A 驱动余量匹配 CoolSiC 1200V 350A 模块栅充电(NCV57000 ±8A 偏紧)
• 14 月 SOP 窗口紧,Infineon 车规成熟度 + 现成 FMEDA 比省 ¥240 更值(NCV57000 自建 FMEDA 多 2-4 周)
• 总 BOM ¥660 略超 ¥600 预算 → 通过其他位置(SBC / 电感 / 滤波)省 ¥60 平衡
• 国产化在 SBC + 辅助 IC 实现 ≥20% 比例,driver IC 不强求国产
• 若确需可编程多级 active gate(SiC 开关损耗 vs 过冲精细 trade-off),Infineon 数字版 1ED3890Mc12M(I2C + 两级关断 TLTO)是选项,但引入 MCU 配置依赖,ASIL D 下要额外覆盖配置正确性

国产替代评估(同步走):

• 纳芯微 NSi6801 走 NRE 试点,在 48V hybrid 项目里跑(不在主驱)
• 12-18 月后如果 NSi6801 在 hybrid 项目验证 OK,下一代主驱可考虑

48V mild hybrid 起动机 / 发电机(BSG)ECU:

• 3-phase Si MOSFET(Infineon OptiMOS 100V,如 IPT015N10N5,Rdson 1.5 mΩ,每桥臂并联)—— 48V < 60V,IGBT 的 Vce(sat) 固定膝压在低压下效率极差,mild hybrid BSG 一律用低压 MOSFET,不用 IGBT
• 48V 电源,相电流 800A peak
• ASIL B(起动 / 发电意外停止 = HARA 中等)
• BOM 预算 ¥150 / 套 driver(降本压力大)
• 国产化要求 ≥ 30%
• SOP 2027 Q3

第 1 层(电压):48V < 60V → 安全上不强制 reinforced iso;主流用集成 3-phase MOSFET 栅驱(1 芯片驱全部 6 个 MOSFET,功能隔离或非隔离)

第 2 层(ASIL B):vendor 有 ISO 26262 支持 + FMEDA / FIT 即可 → 候选收窄到几款车规集成栅驱

第 3 层(场景:3-phase MOSFET 逆变):集成 3-phase 栅驱,带 SPI 诊断 + 安全关断路径(SOFF)

第 4 层(保护 + cost):48V MOSFET 用 VDS / 分流过流即可(不必 DESAT);集成栅驱 + SPI 诊断 + SOFF 满足 ASIL B;单芯片省 PCB 与 BOM

短名单 3 个:

1. Infineon TLE9180D-32QK:MOTIX 3-phase MOSFET 栅驱,支持 ASIL-C(覆盖 ASIL B),SOFF 安全关断路径,首选
2. ST L9907:48V BSG 专用 3-phase 栅驱,SPI 4 档 gate 电流 + 2 路电流采样,pin 耐压 90V,平衡
3. 国产 3-phase MOSFET pre-driver:车规 AEC-Q100 成熟件仍少,国产化先落在 MOSFET / passive 层

主路径:Infineon TLE9180D-32QK × 1(集成驱 6 FET)≈ ¥30-40 / 套,满足 ASIL-C(覆盖 ASIL B)+ BOM 预算;单芯片相比 6 颗单通道隔离驱省 PCB 与 BOM,契合 ¥150 降本目标。备选 ST L9907(48V BSG 专用,SPI 4 档 gate 电流灵活)。

国产化路径:driver IC 车规国产件尚少 → 国产化 30% 落在 MOSFET(国产 80-100V OptiMOS 类)+ 采样电阻 / passive,而非 driver IC。

最终:栅驱选 Infineon TLE9180D-32QK(或 ST L9907),国产化 30% 由 MOSFET + passive 承接;driver IC 国产化待车规集成栅驱成熟(12-18 月观察)。

12V 电子水泵 / 冷却风扇 BLDC 电机驱动(大电流、低安全相关 = QM):

• 外部 6 × 80V N-MOSFET(Rdson 1.5 mΩ)+ 三相 smart gate driver(pre-driver 驱外部 FET,非集成 FET)
• 100A peak / 25 kHz
• QM(无 ASIL 要求,但 AEC-Q100 grade 1)
• BOM 预算 ¥30 / 套
• 国产化压力小

第 1 层(电压):12V LV → 不需要 iso → 候选池 100+

第 2 层(QM):vendor 信誉 + AEC-Q100 grade 1 即可

第 3 层(场景:三相驱外部 6-FET):三相 smart gate driver(单芯片驱 6 个外部 MOSFET)

第 4 层(保护 + cost):UVLO + VDS 过流(OCP)+ charge pump 即可

短名单 3 个:

1. TI DRV8343-Q1:FOM 3.8,车规 AEC-Q100 三相 smart gate driver(SPI + 集成电流采样)
2. MPS MP6539:FOM 3.5,100V 三相 BLDC pre-driver,便宜
3. 国产三相 pre-driver:FOM 3.3,国产化替代

选 TI DRV8343-Q1,理由:车规 AEC-Q100,有现成 reference design + TI GUI / EVM 一键调试,SPI 可配 gate 电流与保护阈值,BOM ¥25 / 套(预算内)。12V LV 场景:国产替代成熟度 OK,但 TI 软件生态太强,小项目不值得自己换。

症状:主驱挑了带可编程 active gate 的数字版(1ED3890),但实际只用基础 soft-off,active gate 配置能力闲置;或 ±9A 驱动位置只需 ±6A。

根因:工程师"为安全多挑高一档"。

缓解:决策树严格按真实需求挑;过设计 > 50% 是 cost 浪费(§2.3 余量加分上限 +1)。

症状:选了 6A driver 但发现 SiC Cgs 14 nF + 1 µs turn-on 需要 10A peak。

根因:Iout peak 算错(没算 Cgs × dV/dt)。

缓解:必须用 Driver IC FMEDA worked §3 的 peak 电流公式预算 30% margin。

症状:用了 vendor X 专有 protocol,5 年后想换被锁。

根因:选型时未审视 alternative 是否 pin-compat。

缓解:决策树第 4 层强制要求"≥ 2 家 pin-compat alternative"。

症状:driver IC 自身便宜,但外围 R/C/diode 8+ 颗多 → PCB 复杂 → cost 反高。

根因:只看 driver IC 单价。

缓解:FOM 第 5 维"隐性 cost"独立打分。

症状:选了 vendor 刚发布 6 月的 IC,SEooC 文档不完整,自己做 ASIL D 集成多 6 月。

根因:新品 vendor 支持不成熟。

缓解:14 月内 SOP 不选 < 12 月成熟度的 driver(除非 vendor 给 NRE 支持)。

症状:政策压力下直接 pin-pin 替换国产件,12 月后量产 burnout 显著升。

根因:国产件长寿命数据不足(< 5 年实测)。

缓解:国产化优先放 48V / 12V 场景,主驱 ASIL D 走 NRE 试点 12-18 月再决定。

当单个开关位置并联多颗 SiC 模块(如 6-bridge 每臂 2-3 并)时,FOM 的 Iout 维用单颗 datasheet peak 打分会高估。并联后总栅电荷 Qg 与 Ciss 按并联数放大,有效 dV/dt 受最慢那颗支配;die 间动态不均衡(Rg 容差 + 版图不对称)会让某颗先导通、独扛 di/dt。药方:Iout 维按并联后总 Ciss / Qg 折算,必要时一驱一 die(而非一驱多并)+ 独立均流栅阻;单颗 datasheet 的 Iout 分数不能直接套。

FOM 锚点默认 25°C。AEC-Q100 grade 0 / 1 器件在 -40°C 冷起动、VCC 跌落瞬间,UVLO 迟滞与传播延迟都漂移;25°C 打 5/5 的候选可能在冷 crank 下 UVLO 余量不足(误关断)或 delay matching 超差(上下桥直通风险)。药方:电气维用全温区(尤其 -40°C 与 Tjmax)的 min / max 值打分,不用 typical;UVLO on / off 阈值 + 迟滞按最坏 VCC 纹波核。

用 ASIL B(D) + B(D) 分解(§3.5)扩候选池时,FOM 的 "ASIL ready 5/5" 会给人安全错觉:若两条通道落在同一颗双通道栅驱 die、共用一个 VCC LDO 或同一参考地,共因失效(CCF)让分解塌陷回 ASIL B(见 Driver IC safety manual reading deep 的 dependent failure 段 + Common cause failure deep)。药方:分解路径的独立性论证(ISO 26262-9)是 rubric 之外的硬门;双通道 / 集成件选型时额外核 CCF,宁可两颗独立单通道也不要一颗双通道图省。

新项目跟项时把下面 6 步当作必跑流程,2-3 周内能产出可评审的选型报告。

• Week 1:用本 deep §3 决策树跑 4 层 → 短名单 3-5 个候选
• Week 1:对每个候选,从 vendor 拿 safety manual + FMEDA Excel
• Week 1:用本 deep §2 FOM 评分,产出排名表
• Week 2:对 top 3 申请样片 + 做 PCB 评估(寄生 / layout 兼容性)
• Week 2:跑 BOL 实测 — 关键参数(CMTI / Iout / DESAT response)实测对比 spec
• Week 3:写选型报告 + 6 个陷阱自检 → 评审会议定型

评审会前一周对照下表逐项过,7 条全过再约会议,降低评审退回率到 10% 以下。

7 条全过 = 选型决策评审通过率 90%+,无悬念过 ASIL D Safety Case 集成评审。