TI UCC5870-Q1 30A SiC/IGBT 隔离 gate driver — TI 内部高端旗舰拆解
本质与导读
本质 TI 真正的高端旗舰不是横评里那颗中档 UCC21750(±10A),而是 UCC5870-Q1:±30A peak split source/sink + 集成 10-bit ADC + Variable Gate Drive + ASIL D capable 一体集成,吃下 800V/1000A SiC 模块主驱与高 Qg paralleling;与 ST STGAP4S 的分歧在于一体 30A 输出 vs pre-driver + 外置 push-pull 路径。
1. UCC5870-Q1 在 TI 矩阵中的定位 — 旗舰 vs 中档 vs 入门
把 UCC5870-Q1 拍在 TI driver 产品矩阵的位置,是判断"我的项目要不要选 UCC5870 而不是 UCC21750/ISO5852S"的第一步。TI 的车规隔离 driver 沿三档展开:入门 ISO5852S(±2.5A 通用)/ 中档 UCC21750-Q1(±10A SiC/IGBT 主流)/ 高端旗舰 UCC5870-Q1(±30A split + 9 protection + ADC + VGD),三档共用 SiO2 capacitive isolation 平台,但集成度和功能可配性差距数倍:
1.1 三档差异的工程语义
ISO5852S 入门档 是 TI 隔离 driver 平台的起点,±2.5A peak,5.7 kVrms isolation,prop delay ~76 ns,提供 DESAT + AMC + UVLO 基础保护,适合 IGBT 中小功率 / 工业逆变 / 充电桩。没有 SPI,所有阈值靠外置 R/C 选,靠"经典够用"占住通用市场。
UCC21750-Q1 中档 是 TI 在 SiC 主驱市场的当家产品,±10A peak,5.7 kVrms isolation,CMTI > 150 V/ns(datasheet SLUSDH9C min),支持 DESAT 200ns 响应 + Active Miller Clamp + 输入侧输出侧 UVLO + 隔离 analog sense + Ready pin — 这是 6 厂商横评 里 TI 的代表选手,在 800V SiC 主驱 200-400A 模块场景广泛使用。
UCC5870-Q1 高端旗舰 把这条线推到极限:±30A peak split output(OUTH/OUTL 独立 source/sink path,各 15A max),SPI 全配 9 项 protection(DESAT / shunt OCP / NTC OTP / 4A AMC / 三 rail UVLO+OVLO / STO + 2LTOFF / Vth monitoring / IN+ to gate path integrity / BIST),集成 10-bit ADC(6 AI + Tdie + Vth),Variable Gate Drive(VGD)三档软件切换,ASC primary+secondary 安全状态,ASIL D capable + Functional Safety Compliant。目标场景是 800V 主驱 1000A 大模块 / 1700V 储能 PCS / 多 die paralleling SiC — 中档管不动或缺 ASIL D 路径的场景。
1.2 何时跨档从 UCC21750 切到 UCC5870
很多 Tier-1 早期项目用 UCC21750 跑通了 200-400A SiC 模块,到下一代 800V 大功率主驱(500-1000A SiC)或 1700V 储能模块时是否跨档是经常争论的问题。判断准则三条:
- Qg 与 di/dt 需求:模块总 Qg > 300 nC 或要求 turn-on dV/dt > 30 kV/μs,UCC21750 的 ±10A 已不够,必须 ±30A 级
- ASIL D 需求:UCC21750 走 SafeTI(FS-QM),做 ASIL D 需 Tier-1 大量 SM 实现工作;UCC5870 vendor-provided ASIL D capable + 9 protection + BIST + 集成 ADC 监测 → ASIL D 路径短 3-5 周
- 诊断料 ADC 需求:UCC21750 只有 Ready pin + 基础 UVLO 检测,UCC5870 集成 10-bit ADC × 6 通道 + Tdie + Vth → 直接读 power FET 温度 + 电流 + 阈值,省外置 ADC 占用
典型决策:200-400A SiC 模块 + ASIL B 项目 → 留 UCC21750;500-1000A SiC 模块 + ASIL D 项目 → 跨档 UCC5870。
2. 30A peak split output 与 9 项 advanced protection 全景
理解 UCC5870 的核心要点是:30A 不是单口 30A,而是 OUTH/OUTL 两个独立输出 split source/sink,允许 turn-on 和 turn-off 时间常数独立 tuning;9 项 protection 也不是平铺,而是分三层(power FET 状态层 / 驱动链完整性层 / supply 与温度层)互锁。下图是完整功能架构:
2.1 Split output OUTH/OUTL 的工程意义
OUTH 是上拉路径(MN1 接 VBST + 15-30V VCC2),OUTL 是下拉路径(MN2 接 VEE2 -12-0V),两路独立 source/sink 各 15A max(spec 表 IOH/IOL = 15A),合在一起表征 ±30A peak split。datasheet "30A split output" 这个名字常被误读为单口 30A,实际上 RGON 限 OUTH 流过的 turn-on 电流,RGOFF 限 OUTL 的 turn-off 电流,两段独立 tuning — turn-on 慢一点抑制 EMI,turn-off 快一点降低开关损耗。
split output 还带一个副作用:bootstrap circuit(VBST + DBST + Charge Pump 兜底)是 OUTH 路径必备,VBST 必须 ≥ OUTH + 4.5V,slow switching 高 duty cycle 场景 bootstrap cap 撑不住 → datasheet 内部 charge pump 兜底维持 VBST。Tier-1 容易漏看 charge pump 的存在,把 OUTH 当成简单 high-side driver 处理 → 低 PWM 频率下 VBST 鼓掉。
2.2 9 项 protection 三层分解
datasheet 列了 9+ protection feature,如果按"power FET 状态 / 驱动链完整性 / supply 与温度"三层分:
| 层 | Protection | 触发条件 | fault 响应 |
|---|---|---|---|
| power FET 状态 | DESAT(短路) | DESAT pin VCE > 阈值(SPI 可调) | STO 或 2LTOFF,STATUS3[DESAT_FAULT] |
| power FET 状态 | shunt-based OCP/SCP | AI2/AI4/AI6 输入 > OCP/SCP 阈值 | STATUS3[OC_FAULT] / [SC_FAULT] |
| power FET 状态 | NTC OTP(过温) | AI1/AI3/AI5 NTC 输入 > OT 阈值 | STATUS3[PS_TSD_FAULT] |
| power FET 状态 | Vth monitoring | 周期 sample power FET Vth,异常报警 | STATUS warning |
| 驱动链完整性 | IN+ to gate path integrity | 比较 IN+ 命令与 OUTH/OUTL 实际状态 | BIST fault |
| 驱动链完整性 | Active Miller Clamp(4A) | CLAMP pin V > Vee2+2V 阈值 | 内部 4A 拉到 Vee2 |
| supply 与温度 | UVLO/OVLO ×3 rails(VCC1/VCC2/VEE2) | 各 rail < UVLO 或 > OVLO | 双侧 nFLT1+SPI status |
| supply 与温度 | Driver die OT(TSD) | Tj > 内部 TSD 阈值 | 关 driver 输出 |
| supply 与温度 | STO + 2LTOFF | DESAT/OCP 触发后软关动作 | CFG10[FS_STATE_*] 选 |
关键洞察:UCC5870 的 protection 不是单点保护,是互锁的状态机 — 任一 fault 触发后由 CFG 寄存器选 fault response(PL 拉低 OUTL / PH 拉高 OUTH / no action),并通过 nFLT1(fault)/ nFLT2(warning)两条 open-drain 路径回报 MCU。ASIL D 必须用双 nFLT pin(SPI 总线挂死时 nFLT 硬件路径仍能拉桥 ASC)。
2.3 STO vs 2LTOFF — SiC SCW 3-4μs 救命的两种姿势
DESAT/OCP 触发后,硬关电流(LdI/dt)会产生 VCE 尖峰打穿 SiC 模块。UCC5870 提供两种软关方案:
- STO(Soft Turn-Off):用恒定小电流(典型 300 mA,SPI 可调 CFG[STO1])把 gate 慢慢放电,VCE 尖峰平滑下降,适合 IGBT 中等电流
- 2LTOFF(Two-Level Turn-Off):gate 先放到一个中间电压(典型 10V,SPI 可调 CFG[2LTOFF])停留一段时间再继续放到 Vee2,适合 SiC 高 di/dt — 中间停顿让 LdI/dt 退去再硬关
datasheet 应用 curve(Figure 8-9 STO / 8-10 2LTOFF)显示同一短路场景下两种方案的 VCE 抑制效果。SiC 1200V 模块大电流场景推荐 2LTOFF,IGBT 600-1200V 可选 STO。
3. Variable Gate Drive(VGD)— TI 独有的实时 drive strength 切换
VGD 是 UCC5870 区别于全家族(包括 ST STGAP4S)的核心差异化功能。通过 CFG8[IOUT_SEL] 三档软件切换 — 16.7% / 33% / 100% 的额定 drive 电流,让 MCU 在运行时按工况调节 turn-on/off slew rate,这是 datasheet "Adjustable on the fly gate drive strength" 的真正含义:
3.1 VGD 三档使用场景
软件切档不是噱头,是为了在同一个 SiC 模块上,不同 PWM 工况自动切换 EMI 与开关损耗的取舍:
- 100% 满速:低 duty / 高 di/dt 场景,优先开关损耗最小化,但 EMI 最严重 — 适合低速大扭矩或制动能量回收
- 33% 中速:常规工况,EMI 与损耗折中 — 占用主驱大部分工作时间
- 16.7% 低速:模块温度临界 / 启动瞬态 / EMI 测试敏感工况,慢开关减 EMI 但损耗高 — 适合冷启动或 OTA 校准
唯一同档对比:ST STGAP4S 的 drive strength 是通过外置 push-pull MOSFET 选型 + Rg 固定的,boot 后不能切;UCC5870 是芯片内部 driver stage 通过 SPI 实时切,ms 级响应。
3.2 切档时序陷阱
VGD 三档切换不是 zero-latency,有两个隐藏 SOP:
- 切档应在 PWM low(switch off)期间执行,如果在 high 期间切,bootstrap 电流不稳 → OUTH 短暂掉电 → 假 UVLO fault
- 切档同时建议同步调整 DESAT blank time CBLK — 16.7% 慢开关时 VCE 下降慢,DESAT 误触发概率增,需要 blank 加长(CFG5[DESATBLNK] SPI 可调)
Tier-1 没把 VGD 切档时序写进 MCU SOP → 量产偶发 UVLO/DESAT 假报警是最常见的 VGD 入坑姿势。
4. SiO2 capacitive isolation — 3750 Vrms + 100 kV/μs CMTI 余量分析
UCC5870 用 TI 看家的 SiO2 capacitive isolation(片上 SiO2 介电层,OOK 调制),与 UCC21750 / ISO5852S 同平台。关键 spec:VISO = 3750 Vrms / 60s(qualification);100% production = 4500 Vrms / 1s(1.2×VISO)(注意:不是 5.7 kVrms — UCC5870 走更紧凑 SSOP-36 DWJ 封装,VISO 比 SOIC-16 UCC21750 的 5.7 kVrms 低),VIOWM = 1000 Vrms working,CMTI ≥ 100 kV/μs minimum(VCM = 1000V),barrier 电容 CIO ≈ 2 pF。
4.1 800V / 1200V SiC dv/dt 场景的余量
SiC MOSFET 800V 母线场景典型 turn-on/off dV/dt 50-80 V/ns(即 50-80 kV/μs),CMTI 100 kV/μs 余量约 25-100%,足够 800V SiC 主驱。
但 SiC 1200V/1700V 储能模块,极端工况 dV/dt 可达 80-120 V/ns → CMTI 100 kV/μs 余量趋于 0,1700V 场景需要 derate 或 Rg 拉慢。这是 UCC5870 在 1700V 储能场景的第一个限制(对比 UCC21750 的 CMTI > 150 V/ns 更优余量,但 UCC21750 缺 30A 驱能力)。
4.2 VISO 3750 Vrms vs 5.7 kVrms — 为什么 UCC5870 反而低
直觉上"高端旗舰 VISO 应该更高",UCC5870 反而是 3750 Vrms,低于 UCC21750 的 5.7 kVrms。原因是 package — UCC5870 用 SSOP-36 DWJ(12.8 × 7.5 mm),需要塞 36 pin(ADC × 6 + nFLT × 2 + DOUT + ASC × 2 + SPI × 4 + Vee2 × 2 等)。pin 数与 creepage 矛盾:同等 package size 下 pin 越多 → creepage 越短 → VISO 越低。UCC5870 的 CLR(external clearance)= 8 mm,与 UCC21750 SOIC-16 8mm cc 同级,但 SSOP-36 内部 creepage 受限。
工程含义:800V 主驱足够(VIOWM 1000 Vrms working);1200V/1700V 储能模块需要外置加强隔离(基础 + 加强 isolation 双层结构);轨道交通 / 6.5 kV IGBT 应避用 UCC5870(VISO 不足),回退选 Infineon 1EDI3040AS 或 UCC21750-Q1。
5. UCC5870 vs ST STGAP4S 头对头 — 同集成 ADC,完全不同路径
UCC5870 与 ST STGAP4S 是同档唯二集成 ADC 的车规 driver,但架构哲学完全相反 — UCC5870 走"一体 30A 功率级 + 集成 ADC + VGD 软切",STGAP4S 走"pre-driver + 外置 push-pull + 集成 ADC + 集成 flyback PWM":
| 维度 | TI UCC5870-Q1 | ST STGAP4S |
|---|---|---|
| 功率级架构 | 一体 ±30A peak split output(OUTH/OUTL) | pre-driver + 外置 N/P-MOS push-pull(±30A+ 由外置实现) |
| 隔离技术 | SiO2 capacitive(片上电容) | galvanic capacitive(片上电容) |
| VISO | 3750 Vrms | 6.4 kVrms ★ |
| CMTI | ≥ 100 V/ns min(=100 kV/μs) | > 100 V/ns |
| 集成 ADC | 10-bit, 6 AI + Tdie + Vth,Center/Edge/Hybrid 三模式 | 集成诊断 ADC,Vgate / rails / Tdie / FB / I_sense 6 通道 |
| 集成 flyback PWM | 无(外置 LM25180 等) | ★ 集成 |
| drive strength 调节 | ★ VGD 三档软切(16.7/33/100%) | 固定 by 外置 push-pull + Rg |
| DESAT 阈值 | SPI 可调 + STO/2LTOFF SPI 选 | SPI 可调 + Soft turn-off |
| fault pin | nFLT1 (fault) + nFLT2/DOUT 复用 | nFLT1 + nFLT2 双独立 |
| ASC(Active Short Circuit) | ★ primary + secondary 双侧支持 | 无 ASC 专用 pin |
| ASIL | ASIL D capable(SafeTI + FS-QM 路径) | ASIL D capable(BIST + ADC + SM) |
| package | SSOP-36 DWJ(12.8 × 7.5 mm) | SO-36W |
| 单价(1k) | ~5-7 USD(estore.ti.com) | ~4.66 USD |
| 典型应用 | 800V 主驱 1000A SiC 模块,VGD 调 EMI | 800V 主驱中等功率 + BoM 集成最大化 |
5.1 怎么选 — 三场景决策
场景 A(800V 主驱大功率 SiC + 需要实时 EMI 调节):优选 UCC5870 — VGD 三档软切是 STGAP4S 没有的能力,30A peak 不需外置 push-pull,layout 短
场景 B(800V 主驱 BoM 极度紧 + 不想要 flyback PWM IC):优选 STGAP4S — 集成 flyback PWM 省 LM25180(约 1.5 USD)+ PCB 25%
场景 C(1200V/1700V 储能模块 + 隔离余量优先):优选 STGAP4S — VISO 6.4 kVrms 远高于 UCC5870 的 3750 Vrms;UCC5870 在 1700V 储能场景需要外置加强隔离
ASC 兜底场景:UCC5870 独有 primary + secondary ASC pin(ASC_EN + ASC),主驱失败时可由 secondary safety controller 强制 phase 进入 zero-vector — STGAP4S 不提供专用 ASC pin,需 MCU 软件实现兜底。ASIL D 主驱 motor controller failure mode 兜底强需 ASC,UCC5870 有结构性优势。
5.2 vs NXP GD3160 头对头 — 最贴近的同级竞品
STGAP4S 是"集成 flyback"的另一路;真正与 UCC5870 同级、最该对比的是 NXP GD3160——同为隔离单通道、高度可配、集成 10-bit ADC 遥测 6 路、带可编程关断整形与自主安全态的 SiC/IGBT 旗舰栅驱。两者的取舍正好相反:
| 维度 | TI UCC5870-Q1 | NXP GD3160 |
|---|---|---|
| 峰值驱动 | 30A split source/sink(直驱 ≤1000A) | 15A(功率级减半) |
| 过流检测 | shunt 电阻:sense-FET 镜像→外置电阻→AI 电压比较器(OCP 16 档 200–950mV) | ISENSE 直读 current-mirror(OC 8 档 0.25–2V) |
| 并联管监测 | 3 路独立 NTC + 3 路电流(AI1/3/5 温、AI2/4/6 流)→ 为多 die 并联模块逐 die 可观测 | 偏单器件遥测(TSENSEA 等 6 路) |
| 隔离 | VISO 3750 VRMS(SiO2 capacitive),creep 8mm | VISO 5000 VRMS(磁耦合)→ 隔离更高 |
| SPI | 16-bit @ ≤4MHz,无 daisy-chain | 24-bit @ ≤10MHz,支持 daisy-chain(多驱级联优) |
| 失联兜底 | primary+secondary 双 ASC 专用脚(secondary 覆盖 VCC1 掉电、优先级最高,驱 zero-vector) | FSISO(HV 域 watchdog 超时自主关栅,独立于域通信) |
| 老化诊断 | VGTH Monitor(上电测 power FET 栅阈值判老化) | 无对等项(靠 ADC 温度预测维护) |
| 关断整形 | normal / STO(0.3–1.2A)/ 2LTOFF(6–13V)+ Active HV Clamping 专用脚卸载 TVS | 三段式 2LTO→SSD→AMC,含**"未坐实则回充"非单向跳闸** |
一句话:UCC5870 = 更猛功率级(30A/1000A)+ 显式三器件并联监测 + VGTH 老化诊断 + 双侧 ASC(贴 motor-control zero-vector);GD3160 = 更高隔离 + daisy-chain 多驱 + FSISO 自主关栅 + 关断"回充"防误跳。隔离介质也相反:TI SiO2 capacitive vs NXP 磁耦合。要 30A/并联逐 die/与外部 safety controller 配 ASC → UCC5870;要高隔离/多驱级联/芯片自包含安全 → GD3160。
6. ASC(Active Short Circuit)— 主驱兜底零矢量机制
ASC 是 ISO 26262 motor control 故障安全的核心机制 — MCU 或上层控制器失败时,通过把三相 inverter 全部短路到 low side(三相 OUTL 拉高 或 OUTH 都拉低)产生 zero-vector torque,让电机自由旋转衰减,避免反电势倒灌母线击穿模块。UCC5870 是同档少数提供 primary + secondary 双侧 ASC pin 的 driver:
6.1 primary ASC vs secondary ASC
ASC 路径分两侧设计是为了应对不同失效场景 — primary 侧供主 MCU 正常工作时下发安全状态命令,secondary 侧供主 MCU 死掉或 control 侧 PCB 烧穿时,由独立 safety controller 直接从高压侧触发兜底:
- Primary ASC:位于 control 侧(MCU 侧),pin ASC_EN + ASC(由 MCU 主控)
- Secondary ASC:位于 driver 侧(high-voltage 侧),复用 AI5/AI6 pin 配置 — 当 secondary safety controller(独立 MCU 或 hard-wired safety logic)判断主 MCU 失败时,直接从 driver 侧把 OUTH/OUTL 强制到 ASC state
这种"双侧 ASC"设计意义在于:MCU 死掉或 control 侧 PCB 损坏时,driver 侧仍有独立路径触发 ASC。Infineon 1EDI3040AS 也有 ASC 但只有单侧;UCC21750-Q1 无 ASC pin;STGAP4S 无专用 ASC pin。
6.2 ASC State 配置
通过 ASC pin 输入电平决定三相 driver 进入哪种 ASC state:
- ASC = HIGH → OUTH 拉高(三相高侧 ON)
- ASC = LOW → OUTL 拉低(三相低侧 ON)
OEM 典型选择:三相低侧 ON(ASC = LOW) 更安全(短路电流走低侧 IGBT/SiC 体二极管 → 电机绕组短路 → 反 EMF 衰减),ASIL D motor controller 默认 zero-vector state。
7. EV 主驱 UCC5870 集成方案 + 5 大量产陷阱
7.1 EV 800V SiC 主驱 UCC5870 集成 5 步
EV 800V SiC 1000A 模块的 UCC5870 集成路径不是 plug-and-play,SPI boot init + bias supply + ADC RC filter + ASC 双 pin 路由 + Kelvin source layout 五个环节互相依赖:
- bias supply 设计:VCC1 (3-5V) 走主 5V 域,VCC2 (15-30V) + VEE2 (-12-0V) 用 LM25180 isolated flyback 生成(SiC 配 +15/-8V 典型),输出电容 22μF + 1μF + 0.1μF 三级(应对 30A peak transient)
- SPI boot init 序列:VCC1 上电 → 等 nFLT1 高(no fault)→ SPI 写 9 protection 阈值(DESAT_LEVEL / OCP_TH / OT_TH / AMC 触发 / UVLO/OVLO 三 rail / STO 或 2LTOFF 选)→ SPI 写 VGD 默认档(33%)→ SPI 写 ADC sampling mode(Center 模式低噪)→ readback 校验 → enable driver
- DESAT 外围:DESAT pin 接 high-voltage blocking diode DHV(VRRM ≥ Vbus)→ blank cap CBLK = ICHG × tBLK / V_DESATth(典型 200-500 pF 对应 1-3 μs blank)→ 串联 RS 阻尼振荡 → 钳位二极管 DCLP 防 VCE switching 耦合干扰
- ASC 双 pin 路由:ASC_EN 接 primary safety controller GPIO,ASC 接 ASC state 选择;同时配置 secondary ASC(CFG[AI5_ASC_EN] + AI6_ASC),secondary safety controller 直接接 AI5/AI6,两路必须独立 GPIO + 不复用
- Kelvin source + 集成 ADC RC filter:GND2 接 power FET source 的 Kelvin point(参 Driver PCB Kelvin deep);AI1-AI6 各加 RC filter(OCP/SCP 用 100Ω + 100pF,温度/电压 sense 用 10Ω + 10nF)— fC = 1/(2πRC),OCP 需快响应 ≈ 16 MHz,温度可慢 ≈ 1.6 MHz
7.2 5 大量产陷阱
UCC5870 是 9 protection + SPI 全配 + 集成 ADC 的高复杂度芯片,单 SPI register 写错或 layout 一处不对,试产 2-4 周修不完:
| 陷阱 | 现象 | 规避 |
|---|---|---|
| DESAT CBLK 选错 | CBLK 太小 → 正常 turn-on VCE 未下降被误触发 DESAT;CBLK 太大 → 真短路时 SCW 已过没保护到 | tBLK = CBLK × V_DESATth / ICHG,SiC 模块 tBLK 1.5-2.5 μs 推荐,留 SCW 一半余量 |
| VGD 切档时序 | 在 PWM high 切档 → bootstrap 电流瞬变 → 假 UVLO;切档没同步调 DESAT blank → 假 DESAT | 切档命令仅在 PWM low 下半周发;VGD 16.7% 慢档同步 SPI 把 CBLK 加长 1.5× |
| nFLT2/DOUT 复用配置 | nFLT2 默认是 warning 输出,但可通过 CFG1[NFLT2_DOUT_MUX] 切到 DOUT(analog feedback)— 项目用了 nFLT2 做 warning 中断但同时配 DOUT → warning 信号丢失 | boot init 明确选 nFLT2 或 DOUT 之一,二选一不能复用,选 DOUT 时 warning 全转 nFLT1 |
| VCC2 上电序列 | VCC2 先上、VCC1 后上 → secondary 侧无法正常 init → driver enter SAFE state → MCU SPI 等不到 nFLT1 高 | bias supply 上电顺序:VCC1(主 5V)→ wait → flyback 起 VCC2+VEE2 → wait stable → MCU 拉 nCS 开始 SPI |
| Kelvin source layout | GND2 没接 Kelvin point 而是接 main source(load 侧)→ 大电流 I × L_parasitic 引起 GND2 跳,误触发 OCP/AMC | GND2 PCB trace 单独走到 power FET source 的 Kelvin tap(模块 sense pin),与 load return trace 严格隔离;参 Driver PCB Kelvin deep |
缩写表
| 缩写 | 全称 |
|---|---|
| 2LTOFF | Two-Level Turn-Off(两段式关断) |
| ADC | Analog to Digital Converter(集成 10-bit SAR) |
| AECQ | Automotive Electronics Council Qualification |
| AI | Analog Input(UCC5870 AI1-AI6 ADC 输入) |
| AMC | Active Miller Clamp |
| AoU | Assumption of Use |
| ASC | Active Short Circuit(三相零矢量短路兜底) |
| ASIL | Automotive Safety Integrity Level |
| BIST | Built-In Self-Test |
| CBLK | DESAT blanking capacitor |
| CMTI | Common Mode Transient Immunity(kV/us) |
| CTI | Comparative Tracking Index |
| DESAT | Desaturation(VCE 短路检测) |
| DOUT | Analog feedback output(复用 nFLT2 pin) |
| DWJ | TI SSOP-36 大封装 marking |
| EMI | Electromagnetic Interference |
| FMEDA | Failure Modes, Effects, Diagnostic Analysis |
| FS-QM | Functional Safety Quality Managed |
| HEV | Hybrid Electric Vehicle |
| ICHG | DESAT blank cap charging current(SPI 可调) |
| nFLT1/2 | Fault / Warning open-drain outputs |
| NTC | Negative Temperature Coefficient(片外 thermistor) |
| OCP | Overcurrent Protection |
| OTP | Overtemperature Protection |
| OVLO | Over-Voltage Lockout |
| Qg | Gate charge(nC) |
| SAR | Successive Approximation Register(ADC 架构) |
| SCP | Short-Circuit Protection |
| SCW | Short-Circuit Withstanding time(us) |
| SiC | Silicon Carbide |
| SiO2 | Silicon dioxide(片上 capacitive isolation 介质) |
| SM | Safety Manual / Safety Mechanism |
| SPI | Serial Peripheral Interface(4-MHz max) |
| SSOP | Shrink Small Outline Package |
| STO | Soft Turn-Off |
| TSD | Thermal Shutdown |
| UVLO | Under-Voltage Lockout |
| Vbus | DC-link bus voltage |
| VCC1 | Primary side supply(3-5.5V) |
| VCC2 | Secondary positive supply(15-30V) |
| VEE2 | Secondary negative supply(-12-0V) |
| VGD | Variable Gate Drive(三档软切) |
| VISO | Withstand isolation voltage(60s) |
| VIOWM | Working isolation voltage(continuous) |
| Vth | Power FET threshold voltage(集成 ADC 监测) |
核心要点
- UCC5870-Q1 是 TI driver 矩阵的高端旗舰:±30A split output / 9 advanced protection / 集成 10-bit ADC × 6 / VGD 三档软切 / ASIL D capable + ASC,与中档 UCC21750-Q1(±10A)同 SiO2 isolation 平台但集成度数倍
- 30A 是 split output OUTH/OUTL 各 ±15A,不是单口;允许 turn-on(RGON)与 turn-off(RGOFF)两段独立 tuning,bootstrap + charge pump 双兜底维持 VBST
- 9 项 protection 分三层互锁:power FET 状态(DESAT / shunt OCP / NTC OTP / Vth monitoring)/ 驱动链完整性(IN+ to gate path / AMC 4A / BIST)/ supply 与温度(三 rail UVLO+OVLO / Tdie TSD / STO+2LTOFF)
- VGD 三档软切是 TI 独有(16.7/33/100% via CFG8[IOUT_SEL]),ST STGAP4S 等同档全无;切档必须在 PWM low 期间 + 同步 DESAT blank 调整,否则量产假报警
- SiO2 isolation 3750 Vrms / CMTI 100 kV/μs — 800V SiC 主驱足够(余量 25-100%),1200V 临界 / 1700V 储能需 derate 或外置加强隔离;VISO 低于 UCC21750 的 5.7 kVrms 因 SSOP-36 vs SOIC-16 creepage 受限
- ASC primary + secondary 双侧 pin 独有 — MCU 死掉时 secondary safety controller 仍可独立触发 zero-vector 兜底,Infineon 1EDI3040AS 单侧 / STGAP4S 无,ASIL D motor control 失败兜底结构性优势
- vs STGAP4S 头对头:UCC5870 一体 30A + VGD 软切优;STGAP4S 集成 flyback PWM + VISO 6.4 kVrms 优;800V 主驱 EMI 实时调用 UCC5870,1700V 储能 / BoM 极紧用 STGAP4S
- 5 大量产陷阱:DESAT CBLK 选错 / VGD 切档时序 / nFLT2-DOUT 复用 / VCC2 上电序列 / Kelvin source layout — 前三个是 SPI 全配带来的新坑,后两个是高集成度副作用
Engineering Objects
ti_driver_matrix_3tier(ISO5852S / UCC21750-Q1 / UCC5870-Q1 三档定位)ucc5870_split_output_architecture(OUTH/OUTL split + bootstrap + charge pump)nine_protection_3layer(power FET / driver chain / supply 三层互锁)vgd_three_mode_realtime(VGD 16.7/33/100% SPI 切档机制)sio2_isolation_3750vrms(VISO + CMTI 余量 800V/1200V/1700V 分析)ucc5870_vs_stgap4s_matrix(同集成 ADC,不同架构哲学头对头)asc_primary_secondary_dual_path(双侧 ASC 兜底机制)ev_traction_integration_5step(bias / SPI init / DESAT / ASC / Kelvin 五步)production_pitfalls_5(CBLK / VGD timing / nFLT2-DOUT / VCC2 序列 / Kelvin layout)
Cross-references
- ← 索引
- Driver Protection 全栈 hub — 16 个 driver 子 deep 集合,UCC5870 实现其中 9 项 protection 是当前最全的样本
- 6 厂商车规 driver IC 横评 — UCC21750-Q1(TI 中档 ±10A)入此横评,UCC5870 是 TI 内部高端补充对照
- ST STGAP4S 集成 ADC + Flyback 驱动 — 同档唯二集成 ADC 的 driver,UCC5870 vs STGAP4S 头对头详见本页 §5
- Driver IC 选型 rubric — 16 项 rubric 评分法,UCC5870 在 ASIL D / 集成 ADC / 9 protection 三项满分
- DESAT Protection deep — CBLK 选型 + DESAT 阈值 + STO/2LTOFF 机制原理
- Miller Clamp deep — UCC5870 的 4A internal AMC + 外置可选实现
- Driver UVLO deep — UCC5870 三 rail(VCC1/VCC2/VEE2)UVLO+OVLO 监测策略
- Driver Isolation Tech Compare — SiO2 capacitive vs magnetic vs photocoupler 三技术 + UCC5870 SiO2 余量分析
- Driver PCB Kelvin Layout deep — UCC5870 GND2 Kelvin source 路由必读
- SiC Paralleling + SC Timing deep — UCC5870 9 protection 在 SiC 1700V 模块场景的 SC timing 实战
- Driver IC Safety Manual Reading deep — UCC5870 FS-DC + AoU 套接路径
- Driver Soft Turn-Off Design deep — STO + 2LTOFF 两种姿势的工程取舍
- 800V SiC 主驱全栈 — UCC5870 在主驱中的位置
- 驱动级在线结温估计 deep — 集成 ADC 读 Tdie+Vth 的 TSEP 在线测温方法学
- 驱动-MCU 握手协议 deep — UCC5870 SPI boot / fault / nFLT / 双路径回报的上位握手抽象
来源声明: 本页基于 TI UCC5870-Q1 datasheet SLUSD86C(October 2019, Revised September 2021, 113 页)逐节读取 + TI 产品页 ti.com/product/UCC5870-Q1 + TI EVM UCC5870QDWJEVM-026 reference design + Mouser/DigiKey 产品 highlight + TI E2E Power Management 论坛 case + TI 视频 "Designing traction inverters with the UCC5870-Q1" / "Getting started with programming a functional safety compliant gate drivers"。UCC21750-Q1 对照基于既有 6 厂商横评 deep 数据基准。STGAP4S 头对头基于 ST STGAP4S deep 数据。所有 SPI register 细节 / pinout 详细参数 / SPI 时序请以 TI UCC5870-Q1 datasheet 7.5 Programming / 7.6 Register Maps 章节为准。VISO 3750 Vrms 是 datasheet 6.6 Insulation Specifications 生产测试值,不要与产品页 marketing 5.25 kVPK transient(VIOTM)混淆。