TI UCC5870-Q1 30A SiC/IGBT 隔离 gate driver — TI 内部高端旗舰拆解

ISO5852S 入门档 是 TI 隔离 driver 平台的起点,split output 2.5A source / 5A sink(非对称,datasheet 实值,不是 ±2.5A 对称),5.7 kVrms reinforced isolation,prop delay ~76 ns,提供 DESAT + soft turn-off + UVLO 基础保护,适合 IGBT 中小功率 / 工业逆变 / 充电桩。没有 SPI,所有阈值靠外置 R/C 选,靠"经典够用"占住通用市场。

UCC21750-Q1 中档 是 TI 在 SiC 主驱市场的当家产品,±10A peak,5.7 kVrms isolation,CMTI > 150 V/ns(datasheet SLUSDH9C min),支持 DESAT 200ns 响应 + Active Miller Clamp + 输入侧输出侧 UVLO + 隔离 analog sense + Ready pin — 这是 6 厂商横评 里 TI 的代表选手,在 800V SiC 主驱 200-400A 模块场景广泛使用。

UCC5870-Q1 高端旗舰 把这条线推到极限:split output 30A peak-source / 30A peak-sink 电流 buffer(datasheet Features + §7.3.2:"integrated 30-A current buffer",直驱功率管额定 ≤1000A 无需外置 booster;电气表 IOH/IOL 各 15A、并强制外置 Rg 把 drive current 限到 ≤15A —— 详见 §2.1),SPI 全配 9 项 protection(DESAT / shunt OCP / NTC OTP / 4A AMC / 三 rail UVLO+OVLO / STO + 2LTOFF / Vth monitoring / IN+ to gate path integrity / BIST),集成 10-bit ADC(6 AI + Tdie + Vth),Variable Gate Drive(VGD)三档软件切换,ASC primary+secondary 安全状态,TI 官方分级 Functional Safety-Compliant(最高档:有 safety manual + FMEDA/FIT + FMD + Pin-FMA 报告,支撑 ISO 26262 系统开发到 ASIL D)。目标场景是 800V 主驱 1000A 大模块 / 1700V 储能 PCS / 多 die paralleling SiC — 中档管不动或缺 ASIL D 路径的场景。

很多 Tier-1 早期项目用 UCC21750 跑通了 200-400A SiC 模块,到下一代 800V 大功率主驱(500-1000A SiC)或 1700V 储能模块时是否跨档是经常争论的问题。判断准则三条:

• Qg 与 di/dt 需求:模块总 Qg > 300 nC 或要求 turn-on dV/dt > 30 kV/μs,UCC21750 的 ±10A 已不够,必须 ±30A 级
• ASIL D 需求:UCC21750-Q1 是 TI 分级 Functional Safety Quality-Managed(FS-QM),做 ASIL D 需 Tier-1 大量 SM 实现工作;UCC5870-Q1 是更高一档的 Functional Safety-Compliant(vendor 交付 safety manual + FMEDA/FIT + FMD/Pin-FMA)+ 9 protection + BIST + 集成 ADC 监测 → ASIL D 路径短 3-5 周
• 诊断料 ADC 需求:UCC21750 只有 Ready pin + 基础 UVLO 检测,UCC5870 集成 10-bit ADC × 6 通道 + Tdie + Vth → 直接读 power FET 温度 + 电流 + 阈值,省外置 ADC 占用

典型决策:200-400A SiC 模块 + ASIL B 项目 → 留 UCC21750;500-1000A SiC 模块 + ASIL D 项目 → 跨档 UCC5870。

OUTH 是上拉路径(MN1 接 VBST + 15-30V VCC2),OUTL 是下拉路径(MN2 接 VEE2 -12-0V)。"30A" 是每路输出的峰值电流 buffer 能力,不是 OUTH+OUTL 相加:datasheet Features 写 "30-A peak source and 30-A peak sink currents",§7.3.2 写 "integrated 30-A current buffer",靠这个峰值能力直驱额定 ≤1000A 的功率管而无需外置 booster。但电气特性表把 IOH(OUTH source)/ IOL(OUTL sink)定在 15A、并在 footnote 强制"外置 gate resistor 把 max drive current 限到 ≤15A" —— 即 30A 是 buffer 峰值余量、15A 是每路推荐工作上限(靠 Rg 限流)。"30A split output" 常被误读为单口 30A 或 15+15 相加,两种都错。真正的 split 语义是:OUTH/OUTL 是两个独立引脚,RGON 限 OUTH 的 turn-on 电流、RGOFF 限 OUTL 的 turn-off 电流,rise/fall 两段独立 tuning(datasheet:"output drive is split, enabling users to customize rise and fall times independently")— turn-on 慢一点抑制 EMI,turn-off 快一点降低开关损耗。

split output 还带一个副作用:bootstrap circuit(VBST + DBST + Charge Pump 兜底)是 OUTH 路径必备,VBST 必须 ≥ OUTH + 4.5V,slow switching 高 duty cycle 场景 bootstrap cap 撑不住 → datasheet 内部 charge pump 兜底维持 VBST。Tier-1 容易漏看 charge pump 的存在,把 OUTH 当成简单 high-side driver 处理 → 低 PWM 频率下 VBST 鼓掉。

datasheet 列了 9+ protection feature,如果按"power FET 状态 / 驱动链完整性 / supply 与温度"三层分:

关键洞察:UCC5870 的 protection 不是单点保护,是互锁的状态机 — 任一 fault 触发后由 CFG 寄存器选 fault response(PL 拉低 OUTL / PH 拉高 OUTH / no action),并通过 nFLT1(fault)/ nFLT2(warning)两条 open-drain 路径回报 MCU。ASIL D 必须用双 nFLT pin(SPI 总线挂死时 nFLT 硬件路径仍能拉桥 ASC)。

DESAT/OCP 触发后,硬关电流(LdI/dt)会产生 VCE 尖峰打穿 SiC 模块。UCC5870 提供两种软关方案:

• STO(Soft Turn-Off):用恒定小电流(典型 300 mA,SPI 可调 CFG[STO1])把 gate 慢慢放电,VCE 尖峰平滑下降,适合 IGBT 中等电流
• 2LTOFF(Two-Level Turn-Off):gate 先放到一个中间电压(典型 10V,SPI 可调 CFG[2LTOFF])停留一段时间再继续放到 Vee2,适合 SiC 高 di/dt — 中间停顿让 LdI/dt 退去再硬关

datasheet 应用 curve(Figure 8-9 STO / 8-10 2LTOFF)显示同一短路场景下两种方案的 VCE 抑制效果。SiC 1200V 模块大电流场景推荐 2LTOFF,IGBT 600-1200V 可选 STO。

软件切档不是噱头,是为了在同一个 SiC 模块上,不同 PWM 工况自动切换 EMI 与开关损耗的取舍:

• 100% 满速:低 duty / 高 di/dt 场景,优先开关损耗最小化,但 EMI 最严重 — 适合低速大扭矩或制动能量回收
• 33% 中速:常规工况,EMI 与损耗折中 — 占用主驱大部分工作时间
• 16.7% 低速:模块温度临界 / 启动瞬态 / EMI 测试敏感工况,慢开关减 EMI 但损耗高 — 适合冷启动或 OTA 校准

唯一同档对比:ST STGAP4S 的 drive strength 是通过外置 push-pull MOSFET 选型 + Rg 固定的,boot 后不能切;UCC5870 是芯片内部 driver stage 通过 SPI 实时切,ms 级响应。

VGD 三档切换不是 zero-latency,有两个隐藏 SOP:

• 切档应在 PWM low(switch off)期间执行,如果在 high 期间切,bootstrap 电流不稳 → OUTH 短暂掉电 → 假 UVLO fault
• 切档同时建议同步调整 DESAT blank time CBLK — 16.7% 慢开关时 VCE 下降慢,DESAT 误触发概率增,需要 blank 加长(CFG5[DESATBLNK] SPI 可调)

Tier-1 没把 VGD 切档时序写进 MCU SOP → 量产偶发 UVLO/DESAT 假报警是最常见的 VGD 入坑姿势。

SiC MOSFET 800V 母线场景典型 turn-on/off dV/dt 50-80 V/ns(即 50-80 kV/μs),CMTI 100 kV/μs 余量约 25-100%,足够 800V SiC 主驱。

但 SiC 1200V/1700V 储能模块,极端工况 dV/dt 可达 80-120 V/ns → CMTI 100 kV/μs 余量趋于 0,1700V 场景需要 derate 或 Rg 拉慢。这是 UCC5870 在 1700V 储能场景的第一个限制(对比 UCC21750 的 CMTI > 150 V/ns 更优余量,但 UCC21750 缺 30A 驱能力)。

直觉上"高端旗舰 VISO 应该更高",UCC5870 反而是 3750 Vrms,低于 UCC21750 的 5.7 kVrms。原因是 package — UCC5870 用 SSOP-36 DWJ(12.8 × 7.5 mm),需要塞 36 pin(ADC × 6 + nFLT × 2 + DOUT + ASC × 2 + SPI × 4 + Vee2 × 2 等)。pin 数与 creepage 矛盾:同等 package size 下 pin 越多 → creepage 越短 → VISO 越低。UCC5870 的 CLR(external clearance)= 8 mm,与 UCC21750 SOIC-16 8mm cc 同级,但 SSOP-36 内部 creepage 受限。

工程含义:800V 主驱足够(VIOWM 1000 Vrms working);1200V/1700V 储能模块 working 电压逼近 1 kVrms 上限,需外置加强隔离(基础 + 加强双层结构),或退到 working/VISO 更高的 driver —— 例如 UCC21750-Q1(VISO 5.7 kVrms、working 1.5 kVrms,代价是丢掉 30A 与集成 ADC)。轨道交通 / 3.3–6.5 kV IGBT 直接应避用 UCC5870(VISO 3750 Vrms / working 1 kVrms 远不足),该档需专用高压隔离 driver(reinforced isolation + 数倍爬电距离,如 Infineon EiceDRIVER Enhanced 高压系列 / Power Integrations SCALE),已超出本页 SiC 主驱范围;注意 Infineon 1EDI3040AS 亦只是 1200V-class reinforced,同样撑不住 6.5 kV。

场景 A(800V 主驱大功率 SiC + 需要实时 EMI 调节):优选 UCC5870 — VGD 三档软切是 STGAP4S 没有的能力,30A peak 不需外置 push-pull,layout 短

场景 B(800V 主驱 BoM 极度紧 + 不想要 flyback PWM IC):优选 STGAP4S — 集成 flyback PWM 省 LM25180(约 1.5 USD)+ PCB 25%

场景 C(1200V/1700V 储能模块 + 隔离余量优先):两者连续 VISO 基本持平(STGAP4S 3770 Vrms vs UCC5870 3750 Vrms),STGAP4S 仅在峰值瞬态/浪涌略高(6400 vs 5250 Vpk,~22%);1700V 储能两者都需外置加强隔离,别拿「6.4 kVrms」当选型理由(那是峰值不是连续耐压)

ASC 兜底场景:UCC5870 独有 primary + secondary ASC pin(ASC_EN + ASC),主驱失败时可由 secondary safety controller 强制 phase 进入 zero-vector — STGAP4S 不提供专用 ASC pin,需 MCU 软件实现兜底。ASIL D 主驱 motor controller failure mode 兜底强需 ASC,UCC5870 有结构性优势。

STGAP4S 是"集成 flyback"的另一路;真正与 UCC5870 同级、最该对比的是 NXP GD3160——同为隔离单通道、高度可配、集成 10-bit ADC 遥测 6 路、带可编程关断整形与自主安全态的 SiC/IGBT 旗舰栅驱。两者的取舍正好相反:

一句话:UCC5870 = 更猛功率级(30A/1000A)+ 显式三器件并联监测 + VGTH 老化诊断 + 双侧 ASC(贴 motor-control zero-vector);GD3160 = 更高隔离 + daisy-chain 多驱 + FSISO 自主关栅 + 关断"回充"防误跳。隔离介质也相反:TI SiO2 capacitive vs NXP 磁耦合。要 30A/并联逐 die/与外部 safety controller 配 ASC → UCC5870;要高隔离/多驱级联/芯片自包含安全 → GD3160。

ASC 路径分两侧设计是为了应对不同失效场景 — primary 侧供主 MCU 正常工作时下发安全状态命令,secondary 侧供主 MCU 死掉或 control 侧 PCB 烧穿时,由独立 safety controller 直接从高压侧触发兜底:

• Primary ASC:位于 control 侧(MCU 侧),pin ASC_EN + ASC(由 MCU 主控)
• Secondary ASC:位于 driver 侧(high-voltage 侧),复用 AI5/AI6 pin 配置 — 当 secondary safety controller(独立 MCU 或 hard-wired safety logic)判断主 MCU 失败时,直接从 driver 侧把 OUTH/OUTL 强制到 ASC state

这种"双侧 ASC"设计意义在于:MCU 死掉或 control 侧 PCB 损坏时,driver 侧仍有独立路径触发 ASC。Infineon 1EDI3040AS 也有 ASC 但只有单侧;UCC21750-Q1 无 ASC pin;STGAP4S 无专用 ASC pin。

通过 ASC pin 输入电平决定三相 driver 进入哪种 ASC state:

• ASC = HIGH → OUTH 拉高(三相高侧 ON)
• ASC = LOW → OUTL 拉低(三相低侧 ON)

OEM 典型选择:三相低侧 ON(ASC = LOW) 更安全(短路电流走低侧 IGBT/SiC 体二极管 → 电机绕组短路 → 反 EMF 衰减),ASIL D motor controller 默认 zero-vector state。

EV 800V SiC 1000A 模块的 UCC5870 集成路径不是 plug-and-play,SPI boot init + bias supply + ADC RC filter + ASC 双 pin 路由 + Kelvin source layout 五个环节互相依赖:

1. bias supply 设计:VCC1 (3-5V) 走主 5V 域,VCC2 (15-30V) + VEE2 (-12-0V) 用 LM25180 isolated flyback 生成(SiC 配 +15/-8V 典型),输出电容 22μF + 1μF + 0.1μF 三级(应对 30A peak transient)
2. SPI boot init 序列:VCC1 上电 → 等 nFLT1 高(no fault)→ SPI 写 9 protection 阈值(DESAT_LEVEL / OCP_TH / OT_TH / AMC 触发 / UVLO/OVLO 三 rail / STO 或 2LTOFF 选)→ SPI 写 VGD 默认档(33%)→ SPI 写 ADC sampling mode(Center 模式低噪)→ readback 校验 → enable driver
3. DESAT 外围:DESAT pin 接 high-voltage blocking diode DHV(VRRM ≥ Vbus)→ blank cap CBLK = ICHG × tBLK / V_DESATth(典型 200-500 pF 对应 1-3 μs blank)→ 串联 RS 阻尼振荡 → 钳位二极管 DCLP 防 VCE switching 耦合干扰
4. ASC 双 pin 路由:ASC_EN 接 primary safety controller GPIO,ASC 接 ASC state 选择;同时配置 secondary ASC(CFG[AI5_ASC_EN] + AI6_ASC),secondary safety controller 直接接 AI5/AI6,两路必须独立 GPIO + 不复用
5. Kelvin source + 集成 ADC RC filter:GND2 接 power FET source 的 Kelvin point(参 Driver PCB Kelvin deep);AI1-AI6 各加 RC filter(OCP/SCP 用 100Ω + 100pF,温度/电压 sense 用 10Ω + 10nF)— fC = 1/(2πRC),OCP 需快响应 ≈ 16 MHz,温度可慢 ≈ 1.6 MHz

把上面 5 步落到一颗真模块上,才看得出"30A buffer / 15A footnote"到底约不约束设计。选 Wolfspeed CAB450M12XM3(1200 V、450 A、2.6 mΩ 的 XM3 SiC 半桥模块)。它的 datasheet 关键值:总栅电荷 QG = 1300 nC(QGS 385 nC / QGD 475 nC,测试条件 VGS = -4 V/+15 V、VDS 600 V、ID 450 A)、内栅阻 RG(int) = 2.5 Ω、VGS(th) = 2.5 V、厂家开关能量测试用 RG-ON(ext) = 4.0 Ω / RG-OFF(ext) = 0.0 Ω。据此把 UCC5870 侧算一遍:

读出的三条工程结论:

1. UCC5870 的 15A footnote 在这颗模块上根本不是约束:光 RG(int) 2.5Ω 就把逼近 15A 所需的 1.27Ω 总栅阻堵死了,dV/dt 完全由 RG-ON 与 VGD 档位决定 —— 30A buffer 只是"直驱 1000A 级不塌"的余量,不是让你真跑 30A/15A。
2. split 的价值直接显形:Wolfspeed 自己给的 RG-ON 4.0Ω / RG-OFF 0.0Ω 就是"turn-on 慢(2.9A、抑 EMI)+ turn-off 快(7.6A、降损)",正好对应 §2.1 的 RGON/RGOFF 独立 tuning。
3. bias 选型有据:半桥两管栅驱功率 ~0.5 W,LM25180 flyback 留 2× 余量足够;VCC2/VEE2 照模块 VGS op 设 +15/-4 V(不是随手的 +15/-8)。

DESAT 侧:CAB450M12XM3 的 SiC SCSOA ~2-3 μs,取 tBLK = 1.5 μs 留一半余量;$Cblk=Ichg\cdot tblk/Vdesatth$,示例取 ICHG = 1 mA、V-DESATth = 9 V(均 SPI 可设)则 $Cblk=1\text{mA}\times 1.5\mu \text{s}/9\text{V}\approx 167\text{pF}$,落在 §7.1 的 200-500 pF 量级低端。

UCC5870 是 9 protection + SPI 全配 + 集成 ADC 的高复杂度芯片,单 SPI register 写错或 layout 一处不对,试产 2-4 周修不完: